第9讲组合电路器件1

上传人:豆浆 文档编号:1594090 上传时间:2017-06-27 格式:PDF 页数:60 大小:2.13MB
返回 下载 相关 举报
第9讲组合电路器件1_第1页
第1页 / 共60页
第9讲组合电路器件1_第2页
第2页 / 共60页
第9讲组合电路器件1_第3页
第3页 / 共60页
第9讲组合电路器件1_第4页
第4页 / 共60页
第9讲组合电路器件1_第5页
第5页 / 共60页
点击查看更多>>
资源描述

《第9讲组合电路器件1》由会员分享,可在线阅读,更多相关《第9讲组合电路器件1(60页珍藏版)》请在金锄头文库上搜索。

1、第 9讲 组合电路器件 1功能、结构和应用吴 海军南京大学计算机系主要内容 组合逻辑器件 译码器 编码器 数据选择 器 数据 分配器第 9讲组合电路器件 1 22017/3/26数字集成电路分类digital logic circuitSSI/MSI PLDROM PAL/GAL CPLD FPGAASIC第 9讲组合电路器件 1 32017/3/26常用组合器件使能输入编码 输出编码译码器( decoder) 编码器( encoder)n位二进制码2n中取 1码使能输入编码 输出编码2n中取 1码n位二进制码多输入、多输出电路2017/3/26 第 9讲组合电路器件 1 4译码器 Decod

2、er 译码器:每一个输入码字,映射到一个不同的输出码字。 n个输入, 2n个输出 ,映射着 输入信号的最小项 /最大项编码。2017/3/26 第 9讲组合电路器件 1 5使能输入编码 输出编码n位二进制码2n中取 1码 通过 使能控制端EN,来允许电路实现映射功能 。 二进制 译码器:输入: n位二进制编码输出: 2n中取 1码2-4译码器3-8译码器4-10译码器译码器 Decoder 2-4译码器 74X139 输出端 高电平 有效,表示选中输出,对应输入信号的最小项。 通过 使能控制端 EN(Enable Control)的输入变化, 禁止或准许电路实现相应的 功能。 电路功能被 禁止

3、时,输出处在无效状态 , 全 0。 消除干扰 功能扩展第 9讲组合电路器件 1 62017/3/26Y2=ENI1 0 = ENm2使 能 端 EN作为 “片选”信号2017/3/26 第 9讲组合电路器件 1 73-8译码器4-16译码器2-4译码器的扩展3-8译码器 Decoder 3-8译码器 74X138 输出 端 低电平 有效,对应着输入信号的最大项 有 3个使 能控制端第 9讲组合电路器件 1 82017/3/2674X138功能表第 9讲组合电路器件 1 92017/3/26Y3=?Y6_L=1+G2A_L+G2B_L+ + +AG12_2_m3Y3=G12_2_ m3Y6=G1

4、2_2_ m6Y3_L=374X138结构图2017/3/26 第 9讲组合电路器件 1 10使用或非门、与非门实现 74X138Y6_L=1+G2A_L+G2B_L+ + +A ABCLBGLAGGLY _2_21_6 ABCLBGLAGGLY _2_21_6ABCLBGLAGGLY )_2_21(_6使能控制端 选择端74X138逻辑原理图2017/3/26 第 9讲组合电路器件 1 11G1、 G2、 A、 B、 C的传输通路不同,传播延迟时间也不同。使能控制端选择端课后使用 Logisim实现译码器 Decoder 3-8译码器级联: 4-16译码器 5-32译码器第 9讲组合电路器件

5、 1 122017/3/2674X154译码器 74X154译码器 4-16译码器 E1, E2两 个使能 端2017/3/26 第 9讲组合电路器件 1 13译码器的应用 地址译码 用于总线的 共享 存储器 总线结构2017/3/26 第 9讲组合电路器件 1 14译码器的应用 最小项或最大项生成器 利用 译码器实现逻辑函数 输出 结果的形式 低 电平 有效:使用最大项范式 Mi 高电平 有效:使用最小 项 范式 mi 译码器也可用作分配器,使能端作为数据输入第 9讲组合电路器件 1 152017/3/26 利用 74X138和与非门实现下列逻辑函数输 入 输 出 A B C L F G 0

6、 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0 0 A B CCBACBACBAL 74217421 mmmmmmmm CABCBABCAF 653653 mmmmmm CABCBACBACBAG 64206420 mmmmmmmm 译码器的应用2017/3/26 第 9讲组合电路器件 1 16LG译码器的应用 利用 74X154实现逻辑函数 f1(A,B,C,D)=m(1,9,12,15) f2(A,B,C,D)=M(6,9)2017/3/26 第 9讲组

7、合电路器件 1 17七段显示译码器a b c d e f g dp公共阴极abcdef gdpa b c d e f g dp公共阳极2017/3/26 第 9讲组合电路器件 1 18每段是一个 LED (发光二极管 )通过控制每一段的亮和灭,可以得到09所有 数字共阳极,输入为低电平二极管导通;共阴极,输入为高电平二极管 导 通。七段显示译码器 输入信号 : 四位 二进制编码 输出:七段码(的驱动信号) a g假设共阴极,输入为 1:亮 , 0:灭。1011011 1111110 01100112017/3/26 第 9讲组合电路器件 1 19七段显示译码器的真值表0 0 0 0 0 0 0

8、 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 11 1 1 0 1 1 10 0 1 1 1 1 11 0 0 1 1 1 00 1 1 1 1 0 11 0 0 1 1 1 11 0 0

9、 0 1 1 1A3 A2 A1 A0 a b c d e f g0123456789AbCdEF2017/3/26 第 9讲组合电路器件 1 20BCD - 七段显示译码器的卡诺图Ya = A3A2A2A0 + A3A1 + A2A0Yb = A3A1 + A2A1A0 + A2A1A02017/3/26 第 9讲组合电路器件 1 21考虑只显示 0-9,因此 a-f显示为无关项。BCD - 七段显示译码器的卡诺图Yc = A3A2 + A2A1A0Yd = A2A1A0 + A2A1A0 + A2A1A02017/3/26 第 9讲组合电路器件 1 22考虑只显示 0-9,因此 a-f显示

10、为无关项。BCD - 七段显示译码器的卡诺图Ye = A2A1 + A0Yf = A3A2A0 + A1A0 + A2A12017/3/26 第 9讲组合电路器件 1 23考虑只显示 0-9,因此 a-f显示为无关项。BCD - 七段显示译码器的卡诺图Yg = A3A2A1 + A2A1A02017/3/26 第 9讲组合电路器件 1 24考虑只显示 0-9,因此 a-f显示为无关项。2017/3/26 第 9讲组合电路器件 1 25编码器 encoder 编码器:输出是输入信号的二进制编码,每一输入信号对应唯一的输出编码,是译码器 的 反函数电路。2017/3/26 第 9讲组合电路器件 1

11、 26使能输入编码 输出编码2n中取 1码n位二进制码 最常见的就是 2n-n编码器或二进制编码器 分类:互斥唯一输入编码器非互斥编码器优先级编码器 互斥唯一输入编码器 在任何一个特定的时刻,只有 唯一的一个输入有效。 不可能出现多于一个输入同时有效。2017/3/26 第 9讲组合电路器件 1 270 0 0 0 0 0 0 10 0 1 0 0 0 1 1 0 1 0 0 0 1 0 10 1 1 0 0 1 1 11 0 0 0 1 0 0 11 0 1 0 1 0 1 11 1 0 0 1 1 0 11 1 1 0 1 1 1 1 x3 x2 x1 x0 A1 A0 4-2编码器 的真

12、值表0 0 0 11 01 1d dd dd dd dd dd dd dd dd dd dd dd d编码器A0=x1+x3A1=x2+x3如果不考虑无关项,画出电路图编码器 非互斥编码器 在 任何一个特定的时刻,可能出现 多于一个 输入同时有效。 如果出现多个输入同时有效,输出为全零编码。2017/3/26 第 9讲组合电路器件 1 28编码器 优先级编码器 在 任何一个特定的时刻,可能出现多于一个输入同时有效。 如果出现多个输入同时有效,输出 按输入优先级 编码。 GS:一个或多于一个输入有效。 EO:无有效输入2017/3/26 第 9讲组合电路器件 1 29编码器 3位 优先编码器 7

13、4x148 低电平有效 支持级联第 9讲组合电路器件 1 302017/3/2674x148实现第 9讲组合电路器件 1 312017/3/26编码器 74x148级联第 9讲组合电路器件 1 322017/3/26数据选择器数据分配器常用组合器件多路选择器( MUX) 数据分配器( DMUX)2n 路 输入数据n位二进制数多输入单 输出和单输入多输出电路2017/3/26 第 9讲组合电路器件 1 342n 路 输出数据n位二进制数选择编码使能输入数据输出数据选择使能输入数据输出数据选择编码选择2017/3/26 第 9讲组合电路器件 1 35数据选择器 (Multiplexers, MUX) 也称为多路转换器,多路复用器或多路开关 2n 数据输入 , n控制信号 /选择信号 , 1输出 用在将 2n点连接到 1个点 控制信号 是连接到输出的输入信号的二进制编码n 位数据选择信号数据输出y数据输入D0D112 nD常用的数据选择器 有 2选 1、 4选 1、 8选 1、 16选 1等多种类型120niii Dmy输出函数 y,为 n位选择 变量

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 其它办公文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号