VHDL重要代码

上传人:野鹰 文档编号:1587744 上传时间:2017-06-27 格式:DOC 页数:13 大小:205.01KB
返回 下载 相关 举报
VHDL重要代码_第1页
第1页 / 共13页
VHDL重要代码_第2页
第2页 / 共13页
VHDL重要代码_第3页
第3页 / 共13页
VHDL重要代码_第4页
第4页 / 共13页
VHDL重要代码_第5页
第5页 / 共13页
点击查看更多>>
资源描述

《VHDL重要代码》由会员分享,可在线阅读,更多相关《VHDL重要代码(13页珍藏版)》请在金锄头文库上搜索。

1、设计一个具有进位输入和进位输出的 8 位行波进位加法器。其引脚名称如下表所示。输入 输出加数 a(8 位总线)加数 b(8 位总线)低位进位 ci和 s(8 位总线)向高位进位colibrary ieee;use ieee.std_logic_1164.all;entity adder8 isport ( a,b : in std_logic_vector(7 downto 0);Cin :in std_logic;cout : out std_logic;s :out std_logic_vector(7 downto 0);end entity;architecture rtl of adder8 issignal temp:std_logic_vector(7 downto 0);begin s(0)ddddddddddmmmmmmmmmmmd_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3d_excess3=1111;flag=0;end case;end if; end process;end rtl;

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 建筑规范

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号