清华大学1999年研究生考试计算机体系结构和组成.doc

上传人:marr****208 文档编号:156948469 上传时间:2020-12-20 格式:DOC 页数:4 大小:54.98KB
返回 下载 相关 举报
清华大学1999年研究生考试计算机体系结构和组成.doc_第1页
第1页 / 共4页
清华大学1999年研究生考试计算机体系结构和组成.doc_第2页
第2页 / 共4页
清华大学1999年研究生考试计算机体系结构和组成.doc_第3页
第3页 / 共4页
清华大学1999年研究生考试计算机体系结构和组成.doc_第4页
第4页 / 共4页
亲,该文档总共4页,全部预览完了,如果喜欢就下载吧!
资源描述

《清华大学1999年研究生考试计算机体系结构和组成.doc》由会员分享,可在线阅读,更多相关《清华大学1999年研究生考试计算机体系结构和组成.doc(4页珍藏版)》请在金锄头文库上搜索。

1、一、(10分)有三个Cache存储器,每个由4个Block组成,每个Block只有一个字,第一个Cache存储器采用全相连映象,第二个Cache存储器采用2-way组相连映象,第三个Cache存储器采用直接相连映象。下面是程序执行过程中的Block地址流。0,8,0,6,8请计算三种结构的缺失次数各为多少?二、(10分)假设我们有一个需要运行100秒的标准程序,其中有90秒是CPU时间而剩下的是I/O占用的时间。如果在以后的5年中,CPU速度每年可以提高50%且I/O时间保持不变,那么5年后我们的程序要耗费多少时间。三、(10分)某台计算机只有Load/Store指令能对存储器进行读/写操作,

2、其他指令只对寄存器进行操作。根据程序跟踪实验结果,已知每种指令所占的比例及CPI数如下:表1指令类型指令所占比例CPI算逻指令43% 1Load指令21% 2Store指令12% 2转移指令24% 2求上述情况下的平均CPI.假设程序由M条指令组成。算逻运算中25%的指令的两个操作数中的一个已在寄存器中,另一个必须在算逻指令执行前用Load指令从存储器中取到寄存器中。因此有人建议增加另一种算逻指令,其特点是一个操作数取字寄存器,另一个操作数取自存储器,即寄存器存储器类型,假设这种指令的CPI等于2.同时,转移指令的CPI变为3.求新指令系统的平均CPI.四、(10分)假定我们有一台计算机,如果

3、所有的cache访问都命中的话,它的CPI是2.0.唯一的数据访问指令是store和load,它们占指令总数的40%,不命中损失是25个时钟周期,不命中率是2%.如果所有的指令访问cache都命中的话,那么机器的速度是存在cache不命中的多少倍?五、(10分)假定在1000次内存访问中,在第一级Cache中有40次缺失,在第二级Cache中有20次缺失。两种缺失率分别为多少?六、(10分)运行Solaris 2.3系统的两台SPARC 10计算机可由两种不同的互连网络连接起来,通过TCP/IP通信。它们的测试结果如下(表2):表2以太网ATMBandwidth from node to ne

4、twork 1.125MB/S 10MB/SInterconnect latency 15us 50usHW ltency to/from network 6us 6usSW overhead sending to network 200us 207usSW overhead receiving from network 251us 360us从一个接点传送一个250字节的信息包到另一个接点的总时延各为多少?七、(15分)一动态多功能流水线由6个功能段组成,如下图(图4):图4其中:S1、S4、S5、S6组成乘法流水线,S1、S2、S3、S6组成加法流水线,每个功能段时间均为50ns.假定该流

5、水线的输出结果可以直接返回流水线输入端,而且设置有足够的缓冲寄存器。若按照最快的方式用该流水线计算。请画出其处理过程的时空图。计算其实际吞吐率,加速比和效率。八、(10分)假定我们正在考虑两种条件转移指令的设计方法,这两种方法如下:CPU A:先通过一条比较指令设置条件码A,再用一条分支指令检测条件码。CPU B:比较操作包含在分支指令中。在两种CPU中,条件转移指令都需要两个时钟周期,所有其它指令都需要一个时钟周期。在CPU A中,全部指令的20%是条件转移指令,因为每次条件转移都需要一次比较,所以比较指令约占所有指令的20%,因为CPU A不需要在转移中包含分支,所以它的时钟频率是CPU B的1.25倍。哪一种CPU更快?如果CPU A的时钟频率只是CPU B的1.1倍,结果又是多少?九、(15分)一个由高速缓冲存储器与主存储器组成的二级存储系统。已知主存容量为1MB,缓存容量为32KB,采用组相联方式进行地址映象与变换,主存与缓存的每一块为64B,缓存共分8组。(1)写出主存与缓存的地址格式。(地址码长度及各字段名称与位数)。(5分)(2)假定Cache的存取周期为20ns,命中率为0.95,希望采用Cache后的加速比大于10,那么要求主存储器的存取速度应大于多少?(10分)

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 其它相关文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号