《第四章典型应用技术》由会员分享，可在线阅读，更多相关《第四章典型应用技术（15页珍藏版）》请在金锄头文库上搜索。
1、第4章 典型应用技术在设计系统时，有许多常用的典型技术，像频率合成技术、测频、测相技术等，这类技术不同于常用的模拟电路，通常是利用数字方法实现的，因此可以通过单片机或FPGA等系统核心来控制，且精度较高。这类技术在一些仪器类系统设计中是系统构成的关键，在测量类系统中也可以通过将需要测量的物理量转换为这些典型量来提高测量的精度，因此，熟识这些技术是非常重要的，本章对电子设计中最为典型的几种应用技术作一简单介绍，具体实现还需要实践的探索。4.1 频率合成与DDS电子设计实验中常常需要用到的激励源信号通常都由信号发生器提供，但在某些情况下，实验要求的信号为低频或扫频信号，或对特定信号的稳定性有很高的
2、要求，此时就需要在系统中自行设计功能模块实现既定信号的输出。4.1.1 信号产生方案与原理常用激励源信号为正弦信号，也可先产生正弦信号，通过对正弦信号处理得到方波或三角波信号。正弦信号的产生有以下几种方案：(1).单片函数发生器。利用单片函数发生器配合外部分立元件输出频率，通过调整外部元件可改变输出频率，但外接的电阻电容对参数影响很大，因而产生的频率稳定度较差、精度低、抗干扰能力低，通常不使用此方案。(2).数字锁相环(PLL)频率合成技术，基本原理框图如图4-1所示。图4-1 锁相环频率合成器原理框图通过改变程序分频器的分频比可改变压控振荡器的输出频率，从而获得大量可供利用的频率稳定度等同于
3、参考频率的频率点。基于锁相环的窄带跟踪特性，可以很好的选择所需频率信号，抑制杂散分量，锁相式频率合成得到所需频率的方波以后，经过截止频率动态可控的低通滤波器就可以得到正弦波。但由于锁相环本身是一个惰性环节，锁定时间长，故频率转换时间长，同时频率受VCO可变频率范围的影响，频带不能做的很宽。(3).直接数字频率合成技术(Direct Digital Frequency Synthesis简称DDFS或DDS)。DDS以Nyquist时域采样定理为基础，在时域中进行频率合成，基本原理框图如图4-2所示。图4-2 DDS原理框图DDS的基本工作原理是：每个参考频率上升沿到来时，相位累加器的值便按照频
4、率控制字K的长度增加一次，所得的相位值被输出至正弦查找表，查找表将相位信息转化为相应的正弦幅度值，再经过数模转换器得到相应的阶梯波，最后经过低通滤波器对阶梯波进行平滑，得到连续变化的模拟输出波形。在系统时钟频率()和相位累加器位数一定的情况下，输出波形频率由频率控制字 K 决定。DDS基于相位累加合成技术，在数字域中实现频率合成，可以输出高精度与高纯度的频率信号，信号相位、频率和幅度都可以实现程控，通过更换波形数据可以很方便的实现波形切换。理论上只要累加器的位数足够多，就可以实现任意小的频率步进。频率分辨率很高，离散输出已十分接近连续变化。对相位累加器预置累加初值可以很方便地实现精密相位调节。
5、DDS技术最明显的不足是ROM容量限制带来相位截断噪声。DDS与锁相环方案的优点均为覆盖频率范围大，精度高，控制性好且容易实现，但相比而言，锁相环需经过高频滤波才能得到所需的正弦信号，滤波模块没做好会影响信号发生器的性能；而DDS无需相位反馈控制，频率建立及频率切换快，并且与频率分辨率、频谱纯度相互独立，容易输出扫频信号，故通常情况下多采用DDS方案。4.1.2 DDS理论设计DDS主要由参考频率源、相位累加器、正弦波采样点存储RAM、数模转换器及低通滤波器构成。其中的相位累加器、正弦波采样点存储RAM和可预置分频电路等数字处理部分通常通过硬件描述语言Verilog HDL在CPLD或FPGA
6、内设置逻辑电路来实现。通过DDS技术实现频率合成前需要确定DDS的主要性能参数：设参考频率源频率为，采用计数容量为的相位累加器(为相位累加器的位数)，频率控制字为，则DDS系统输出信号的频率为，频率分辨率为。若选取晶振频率为40MHz，频率控制字为24位，相位累加器的位数为31位，此时的DDS模块逻辑框图如图4-3所示，这样的理论输出频率范围为0.02Hz312KHz，步进为。图4-3 DDS实现框图4.1.3 DDS实现单片机送24位的频率控制字到FPGA中，与上一个31位的地址送入相位累加器累加，得到新的相位地址，送入地址寄存器中寄存。时钟脉冲触发时到波形存储器中取波形数据，最后送入DAC
7、中进行D/A转换，低通滤波后就能得到所需的对应于所设定的频率控制字的一定频率的正弦波形。信号发生器的低通滤波部分用于滤除波形中由D/A产生的高频分量，通常采用二阶巴特沃兹有源滤波器，根据实际情况设计低通滤波器的截止频率，有源滤波器的具体实现在运算放大器的使用中已经作过介绍，在此不再累述。如果存储器中存储的不是正弦波表，而是方波或三角波等其他周期波的波形表，采用DDS产生的就是相应的周期波形。另外，在FPGA内部实现DDS产生的信号频率由于受累加器和寄存器容量的限制而存在上限，加上D/A转换的截断噪声影响，无法提供MHz级的高频正弦信号。如需产生高频信号，可利用DDS集成芯片实现，具体原理及实现
8、在 “AD9851原理与应用”中已作介绍。4.2 等精度频率计的实现频率测量通常是对方波信号进行沿判断或电平判断，对相应的方波脉冲进行计数而进行频率计量，因此频率测量的精度比一般其他物理量的精度要高很多。除了计量频率时需要用到频率测量模块，许多测量型系统中(如测压)都是通过转换电路将所需测量的量转换为频率，从而通过测频来提高测量精度的。所以，频率测量的精度提高是实现频率测量时所需关注的焦点。4.2.1 频率测量方案频率计的实现通常有以下几种方案：方案一：直接测频法。利用频率测量的定义，在确定的闸门时间内，利用计数器记录待测信号通过的周期数，从而计算出待测信号的频率。此方案对低频信号测量的精度很
9、低，较适合于高频信号的测量。方案二：测周法，即以待测信号为门限，用计数器记录在此门限内的高频标准时钟脉冲数，从而确定待测信号的频率。当选定高频时钟脉冲而被测信号频率较低时可以获得很高的精度，而被测信号频率过高时由于测量时间不够会有精度不够的问题，适用于低频信号的测量。方案三：相关计数测频法(等精度测频法)。这种方法和测周法很相似，不同的是测周法测量时间为被测信号的一个周期，不是固定值，测较高频率时测量时间过短，造成精度不够；而等精度测量法的测量时间并不是被测信号的一个周期，而是人为设定的一段时间。闸门的开启和闭合由被测信号的上升沿来控制，测量精度与被测信号频率无关，因而可以保证在整个测量频段内
10、的测量精度保持不变。图4-4 等精度测量原理时序图图4-4所示为相关计数法的测量原理时序图，相关计数法同时使用两个计数器分别对待测信号频率和频标信号频率在设定的精确门内进行计数，精确门与预置门门限时间相同，的上升沿触发精确门。用两个计数器在精确门内对和分别计数，若两个计数器的计数值分别为M和N，则待测信号的频率为： 。和直接测量法不同的是，计数器真正开始计数的时刻不是预置闸门的开始时刻，而是预置闸门打开后被测信号的第一个上升沿所触发的精确门的开始时刻。这样计数器A对待测脉冲计数，计数是由待测信号上升沿控制，计数值M为整数，不存在计数误差。计数器B对频标信号计数，由于精确门的启闭时刻对频标信号来
11、说是随机的，N为非整数，故会存在的误差。另外，频标信号由晶振提供，而晶体振荡器有很高的稳定度，误差较小。需要注意的是，若测量的低频段信号频率低于预置门频率时，如果还采用相关计数法，在精确门内就无法计数了，显然最终的测量精度会受到限制。4.2.2 相关计数测频法的实现相关计数测频法可在CPLD或FPGA内部按如图4-5所示的逻辑框图实现：图4-5 等精度频率测量实现框图频率和周期是可以互换的，因此在测量频率或周期时，实际采用频率测量法还是周期测量法并不取决于最后要求显示的是频率还有周期，而是取决于哪一种测量方法精度更高。4.2.3 宽带高精度测频的实现在实现宽带测频时可综合考虑采用测周法与相关计
12、数法相结合的方案，将测量量程分为两部分，10KHz以上的高频测量采用相关计数法，10KHz以下的低频测量采用测周法。系统设计时根据信号的频率范围来自动选择测量方法，并根据不同频率自动改变周期扩展倍数，这样可以大大提高精度要求。对于相关计数法，单片机在测频时提供2Hz的预置门控信号，被触发后用于计数的精确门。同时，控制FPGA的各种控制信号实现计数器的清零、计数和输出。在FPGA内部形成24位的计数器，实现在精确门内对待测信号和频标信号分别计数，并送出24位的计数值给单片机处理。单片机从FPGA读计数值时在三位控制端conr的控制下分时读出24位计数值低八位、中八位和高八位。另外由单片机控制计数
13、器清零端和读数输出选择端。FPGA内部实现异步清零，只要清零端为低电平，即对计数器清零。读数控制端为低电平有效，读数控制端有效时将24位的计数值送单片机处理计算频率。由于使用24位的计数器，所以计数最大值为，而预置门的门限为0.25s，频标信号取40MHz的晶振，所以对于相关计数法，可测的最高频率为 对于测周期的方法，为实现更低频的精确测量，对低频段的测周也分为两个区段，10Hz10KHz采用40MHz的晶振作为频标信号，而对于10Hz以下的超低频信号测周时，将40MHz的晶振分频得到的40KHz信号作为频标信号。所以对于测周法实现的低频段测量，可测的最低频率为 根据以上理论分析，频率测量范围
14、为，远远超过一般信号发生器的输出频率范围(5mHz15MHz)，按此方案制作的成品的实际测量精度也完全符合要求，实现了宽带高精度的频率测量。另外，用测周方法测量信号频率时，由于是将待测信号改变为门控信号，故还可以通过高电平有效时间内的频标信号计数值与整个周期内的频标信号计数值计算出待测信号的占空比，在电子设计中有很多问题也可以通过转换为测量有关信号的占空比来实现。4.3 相位测量技术在数字示波器、功率调节、网络的线性度分析、伺服电机的调速系统等各种情况下，均需要对相位进行测量，相位测量的方法有很多，本文就其中的一些典型方法进行介绍。4.3.1 波形分析法采用两片高速A/D转换芯片同时对输入的两
15、路信号进行等时间间隔采样并将采样结果分别存储，然后对所测信号的波形数据进行分析。扫描存储在RAM中的波形数据，查找两部分数据的最大值或最小值，计算两片A/D转换器采集两部分波形数据的最大值或最小值的时间间隔，则信号的相位差为：。其中，为两路信号相临极值的时间间隔，为信号周期。这种方法需要用软件对大量的波形数据进行处理才能达到较高的精度,且采集时间间隔难以精确控制，如果要准确的捕捉到信号的极值，要求每个信号周期内有足够多的采样点对波形进行细分。因此，此方法主要适用于精度要求不是很高的情况，或者是数字存储示波器中。4.3.2 相位电压转换法相位电压转换法的思想是通过将相位量转换为电压量来测量，但具体实现有两种方式：(1).采样法(也称为低通滤波法)。图4-6 采样法测相原理如图4-6所示，待测的两路信号分别经电压比较器整形为方波信号，然后送至鉴相器鉴相，鉴相器的鉴相特性如图4-7所示，将相位转换为电压，电压的直流成分反映了两路信号的相位差。因此将输出的电压经低通滤波器取出直流成分，送A/D进行数据采样，就能计算出两路信号的相位差。 图4-7 鉴相器鉴相特性这种方法操作简单，并可以测频率较高信号的相位差，但由于存在滤波环节，精确度不是很高，测量速度也不是很好。(2).积分法。为了消除低通滤波器引入
