《TMS320VC5402与串行AD_DA转换器的接口设计》由会员分享，可在线阅读，更多相关《TMS320VC5402与串行AD_DA转换器的接口设计（4页珍藏版）》请在金锄头文库上搜索。
1、 本文由xhcai163贡献 pdf文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。 电子工程师 通 信 技 术 与 设 备 ! #$S % $ # % R TR # # %I D H E C 与串行 ,#2 ,(%I D H E C 7C X F H 67= . , 张秀丽!李 萍!陆光华 ! 浙江万里学院 H & 重点实验室 浙江宁波 % U # Y # ! ! 要 从软件和硬件两个方面 设 计 了 一 种 简 单# 用 的 H & 与 串 行 G $ G 转 换 器 的 接 口 摘 实 Y HH 电路%该方法中 G $ G 转换器与 W ( & 串 行 口
2、直 接 相 连& 需 要 占 用 并 行 数 据 总 线& 免 了 总 线 不 避 HH Y 冲突%此方法已成功应用于各种速率的数据采集与处理系统中% 关键词# Y &G $ G 转换器&多通道串行口 H& HH 522 * , 6 692 7 4 D 26D8 D,89D1;8 1-9 4G $ G - 189 9 ? ( 0 D 1 1,- D , 61 - 9 4 -1: 1 A 1 1, H H 5 391 = , D D 2H &F -8, 1,-& 0 H H 5 391 , ,18 - 1828 0 1,46 9 Y & 5 - Y P 02 8 1G $ G - 189 2 =
3、 5 -1 58 19 9 4 D 58W ( & -8 ) 694 428 . - , 3, 9 7 ; H & DD 1 DD; 1, 2, . =- Y 4 4D 3 8, 6 690;1 .:4 D 6 1 , DD . ,-D 2651- 1 =8 7 ,0394 D1 F * Y &G $ G - 189 7 4?0 - 1 9 46 9 & .8 D -4 1, 58 8 /6 H & H H 5 391 , A =9 , D B 引 言 * R G U 是 * 公司生产的高性能 , + %# H # P V; 8 串行 G ! G 转换器 有 种 可 编 程 的 采 样 频 率
4、 具 HH V 最低采样频率为 R # 高 采 样 频 率 可 达 T # U E最 #B E *WY R U # $ 下 简 称 U # % * 公 司 生 产 %# !R 以 !R 是 P 的一种性能优越的 , 定 点 H & 具 有 运 算 速 度 V; 8 Y 它 快& 通用性强& 接口连 接 方 便 等 特 点 要 的 是 它 具 有 重 两个可以采 用 外 部 时 钟 信 号 的 W ( & 口 $ 通 道 缓 多 Y 冲串行 口 % 完 全 可 以 与 * R G U 连 接 完 成 各 + %# H # 种速率数据采集# 个转换周 期 发 生 次 串 行 通 信 仅 当 请 求
5、 时 才 发 生# 二 请求二次通信有两种方法(% N 管脚一个 高 电 平 $ 给 信号R 选用 $% 数 据 格 式 后 ; # 最 Ua; , 8 , 8H 请求二次串行 通 信#H 通 道 主 串 行 通 信 和 二 次 串 G 行通信的时序图如图 & 所示# R C% C F 芯片 & DH + H * R G U 采 用 过 采 样 * # 技 术# 采 样 频 + %# H # ? 率由 控 制 寄 存 器 ! 的 H & U & V & $ ! 比 特 可 编 程 控 H H H ! 制#该 G H 转换器 不 需 要 复 杂 的 外 围 设 计 和 抗 混 叠 ! 滤波器 也
6、无须 外 加 采 样 保 持 电 路 和 参 考 电 压 片 芯 ? 自带 RF 参考电压 每个 通 道 的 差 动 输 入 范 围 可 达 U 峰 峰值% #数据流通过数字滤波后以二 进 制 的 补 %$ ? 码形式串行 输 出 , 和 有 V; 8 Ua; 两 种 数 据 格 , 8 式#* R G U 的 工 作 模 式 由 W Y 管 脚 决 定# ! + %# H # 当 W Y 为高电平 时 主 方 式 W Y 为 低 电 平 时 ! 为 当 ! 为从方式#本设计中 串行 G 工作在主模式下 够 能 H 自己产生移位时钟和帧同步信号# 即 * R G U 有 R 种 串 口 通 信
7、 方 式 主 串 行 + %# H # 通信方式和二次串行通信方式#主串行通信用来接收 和发送数据信号 次 串 行 通 信 用 来 初 始 化 或 者 读 取 二 * R G U 的控制寄存器值#主 串 行 通 信 在 每 一 + %# H # 图 主串行通信 图 R 主串行通信和二次通信 ! 收稿日期# %#?S R #?U )C ) B 张秀丽， %I D H E C 与串行 转换器的接口设计 等： 7 C X F H + # 传 数 * R G U 的 工 作 模 式! 输 方 式! 据 格 + %# H # 式! 采样频率主要由 ! 个 , 控 制 寄 存 器 可 编 程 控 V; 8
8、 制控制寄存器的数据格式 用 H U # # H # # # H ! $# R H H 表示# 其中 H % 是读写控制位# # 表示读出控制寄 H% 存器的值# # 表示 向 控 制 寄 存 器 写 入 初 始 化 控 制 H% 字% # # # # # S # T 是 控 制 寄 存 器 序 号# HR H HR H H# H H 如控制 寄 存 器 表 示 为 # # % $ # V # H # # # # # H H $# R H H 是初始化控制字 电# 连接时要注意电平转换 DX F H 的 I # ! 串行口 EC ?7 全 U # 芯片提 供 了 两 个 增 强 型 的 高 速
9、! 双 工 !R 多通道缓存串行 口# 使 得 它 可 以 与 音 频 H ! 这 ) I 串 行 G H 直 接 相 连 W ( & 具 有 全 双 工 的 通 信 & G H Y 机制以及 双 缓 存 的 发 送 寄 存 器 和 三 缓 存 的 接 收 寄 存 器# 允许连续的数据流传输# 据 长 度 可 以 为 T; !R 数 , 8 ; !V; !#; !; !R; 同 时 还 提 供 了 G 律 , ,R ,R ,% , 8 8 8 8 8 ? 和 & 律压扩# 多达 T 个通道的发送和接收 U # ? R !R 的 W ( & 接 口 信 号 包 括 收 数 据 H ! 送 数 据
10、 接 Y O 发 H ! Q 发送时 钟 K ! 收 时 钟 K ! 收 帧 同 步 + Q 接 + O 接 N O 和发送帧同 步 N Q W ( & 通 过 这 V 个 管 脚 为 Y Y Y 外部 设 备 提 供 了 数 据 通 道 和 控 制 通 道 其 中 引 脚 引 K !Y ! O 构成接 收 信 号 组# 脚 K ! Y ! + ONOH + QNQ 构成 发 送 信 号 组 接 收 和 发 送 用 的 移 位 时 钟 信 H Q 号! 帧同步信号可以由 H & 内 部 提 供# 可 以 由 G & 也 Y H 提供串行口在发送和接 收 数 据 之 前 必 须 进 行 初 H
11、G 始化# 过 对 Y !& O! ! ! O 等 串 口 通 & O Y X O O Q O W 控制寄存器写入适 当 的 控 制 字 完 成 W ( & 的 初 始 化 Y 工作 W ( & 串行口接收和发送时序图如图 % 所示 Y 图 ! 硬件接口电路 EF 软件设计 C 为了实 现 H & 与 串 行 G & G 转 换 器 之 间 的 正 Y HH 确通信# 首先要正 确 初 始 化 H & 的 串 行 口# 后 通 过 然 Y H & 串行口向 G & G 控 制 寄 存 器 写 初 始 化 控 制 字 Y HH 具体程序如下 W ( & 串行口初始化 Y Y *W !Y X L
12、G H #& G O OY ( H O Y Y Y *W !# # 0#& H # Y Y O OY ( H O Y Y Y *W !Y X R L G H #& G Y *W !# # 0#& H # Y Y Y *W !Y L G H #& G & OY ( H O Y Y % 复位串行端口 Y *W !# ! 0#& H %O Y R # Y Y & O *# % 控制寄存器 配置 Y *W !Y R L G H #& G & OY ( H O Y Y Y *W !# R 0#& H %Q Y # # Y Y & O *# % 控制寄存器 R 配置 Y *W !O O Y ( H O#&
13、 G L G H Y Y % 接收控制寄存器 子地址 Y *W !# ! 0#& H # Y Y % 接收帧长度为 位 V Y *W !O O Y ( H O#& G R L G H Y Y % 接收控制寄存器 R 子地址 Y *W !# ! 0#& H # Y Y % 接收帧长度为 位 V Y *W !Q O Y ( H O#& G L G H Y Y % 发送控制寄存器 子地址 Y *W !# ! 0#& H # Y Y % 发送帧长度为 位 V 图 %W ( & 接收和发送时序图 Y Y *W !Q O Y ( H O#& G R L G H Y Y % 发送控制寄存器 R 子地址 Y
14、*W !# ! 0#& H # Y Y % 发送帧长度为 位 V EX F H 和 % C F 的 硬 件 连 接 和 软 EC & DH + H 件设计 EF 硬件设计 B 根据 * R G U 外接 信 号 与 W ( & 串 行 口 + %# H # Y 的特点和相应的时序 关 系# 容 易 实 现 他 们 之 间 的 硬 很 件连接# 如图 ! 所 示 本 设 计 中# Y 的 移 位 时 钟 W(& 信号! 帧同 步 信 号 由 * R G U 提 供# 便 系 统 以 + %# H # 能灵 活 适 应 不 同 的 采 样 速 率 由 于 * R G U + %# H # 使用 U 电 源 供 电#
