2019电磁兼容性设计ppt课件

《2019电磁兼容性设计ppt课件》由会员分享，可在线阅读，更多相关《2019电磁兼容性设计ppt课件（163页珍藏版）》请在金锄头文库上搜索。

1、电磁兼容性设计,李卫兵,2020/10/24,课程内容,1 电磁兼容概述 2 电磁兼容性设计 3. 印制电路板PCB设计 4. 接地和搭接技术 5. 屏蔽技术应用 6. 滤波技术应用 7. 设备内部布置 8. 车载终端常用电磁兼容测试项目,2020/10/24,1电磁兼容概述,1.1 电磁兼容的定义 国家标准 GB/T 4365-2003电工术语 电磁兼容： “设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。”,2020/10/24,1.2 电磁干扰及其危害,在电磁环境中，电磁干扰造成的危害是各种各样的，可能从最简单的令人烦恼的现象直到严重的灾难。 一些电

2、磁干扰可能造成的危害：,2020/10/24, 干扰电视的收看、广播收音机的收听。 在数字系统与数据传输过程中数据的丢失。 在设备、分系统或系统级正常工作的破坏。 医疗电子设备（例如医疗监护仪、心电起搏器等）的工作失常。 自动化微处理器控制系统（例如：汽车的刹车系统、防撞气囊保护系统）的工作失控。 导航系统的工作失常。 起爆装置的无意爆炸。 工业过程控制功能（例如：石油或化工）的失效。 除此之外，强电场还会对生物体造成影响。 由此可见，电磁环境的恶化，会导致多方面的后果。 开展电磁兼容研究，加强电磁兼容管理，降低电磁骚扰，避免电磁干扰，是当务之急。,1.2电磁干扰及其危害,2020/10/24

3、,电磁兼容概念及理论基础,*,1.3 电磁干扰形成的三要素,形成电磁干扰必然具备三个基本要素: 电磁骚扰源， 耦合途径或传播通道， 敏感设备。 电磁兼容设计即是从这三个基本要素出发。,2020/10/24,1.3.1 电磁骚扰源,电磁骚扰源包括自然骚扰源和人为骚扰源。 自然骚扰源包括： 来自银河系的电磁噪声；来自太阳系的电磁骚扰；来自大气层的电磁骚扰；热噪声。 人为骚扰源包括： 工科医（射频）设备；高压电力系统与电力电子系统；电牵引系统；内燃机点火系统；声音和广播电视接收机；家用电器、电动工具与电气照明；信息技术设备；静电放电；核电磁脉冲；通讯、广播、定位等大功率设备。,2020/10/24,

4、2020/10/24,1.3.2 电磁骚扰敏感设备,所有的低压小信号的设备都是电磁骚扰的敏感设备。 电磁骚扰以辐射和传导方式侵害敏感设备的。 端口就如传输的“界面”，通过这些端口，电磁骚扰进入（或出自）被考虑的设备。 骚扰现象的性质和骚扰程度与端口的类型有关。,2020/10/24,2020/10/24,1.3.3 电磁骚扰的传播途径,电磁骚扰的传播途径包括传导耦合和辐射耦合。 传导耦合包括互传导耦合和导线间的感性与容性耦合。 辐射耦合包括近场耦合和远场耦合。,2020/10/24,传导耦合必须在骚扰源和敏感设之间有完整的电路连接，骚扰信号沿着这个连接电路传递到敏感设备，发生干扰现象。 这个传

5、输电路可包括：导线、设备的导电部件、供电电源、公共阻抗、接地平面、电阻、电感、电容、和互感元件等。 辐射耦合是通过介质以辐射电磁波形式传播，骚扰能量按电磁波的规律向周围空间发射。 常见的辐射耦合有三种： 骚扰源天线发射的电磁波被敏感设备天线意外接收，称为天线对天线耦合 空间电磁场经导线感应而耦合，称为场对线的耦合 两根平行导线之间的高频信号感应，称为线对线感应耦合,2020/10/24,2.电磁兼容性设计,印制电路板的设计,滤波技术应用,导线的分类和敷设,设计时请注意先后次序,2020/10/24,2.1 单元电路设计,放大电路设计,电源电路设计,A/D、D/A电路设计,IC的线路设计,RAM

6、电路设计,一般屏蔽盒设计,扩展频谱时钟技术,2020/10/24,2.1.1 放大电路设计,对于单级放大电路设计，其接地点一般选择为放大器输出一方，而使信号源与地隔离。这样可使负载免受地电位差的影响，从而抑制了噪声干扰。 此外，对于单级放大电路，应单点接地。 而一般电子设备低电平级电路是易受干扰电路，多级电路应采用串联式单点接地，其接地点选择在低电平级电路的输入端，以便电路受地电位差的干扰最小。,2020/10/24,2.1.2 RAM电路设计：,对于数字电路中的RAM电路，其地址总线和数据驱动器尽可能靠近存储器，以防止线长引入电感，造成因延迟引起的误动作。 由于高温会加速RAM结点的漏电，所

7、以不能使器件过热，布局时应留有散热空间或采用散热措施。,2020/10/24,2.1.3 A/D、D/A电路设计：,由于A/D、D/A器件易受干扰，所以须单独布置元器件。 由于器件本身同时存在模拟电路和数字电路，故电源与地应做到模拟与数字相分离。 而且这类器件电源与其他供电电路应采用滤波器隔离技术以减少其它电路的干扰。 同时可以选用光电耦合器提高器件抗干扰能力，减少传输损耗及干扰。 可以将转换器直接做到传感器上，以减少线路干扰。,2020/10/24,2.1.4 电源电路设计：,电源是重要的系统内部噪声源，同时也是外部噪声较易侵入的部件。 系统内部噪声或系统外部噪声可以通过电源传导，干扰内部其

8、他设备； 一个系统产生的噪声也可以通过电源传导干扰外部其他系统。 抑制传导干扰的方法主要是滤波。这样不仅防止电网干扰进入系统内部，也防止系统本身产生的干扰进入电网。 对于多级电源，可以采用浮地将中间各级加以隔离，以提高抗耦合干扰能力。 同时由于电源相对系统来说是大电流、高电压、低频率的部件，容易引起电磁场辐射干扰；此外对于电源变压器、铁氧体磁芯等，也容易发生漏磁，引起磁场干扰。抑制电磁场干扰最有效的方法就是电磁屏蔽。 铁质材料的外壳是电源电路有效的电磁屏蔽体。 当磁场泄漏可以忽略时，铜、铝屏蔽罩也是极佳的屏蔽材料。,2020/10/24,2.1.5 集成电路的线路设计：,现代数字集成电路（IC

9、）在高速开关的情况下需要电源提供大的瞬时功率，因此必须加去耦电容以满足瞬时功率要求。 IC路有多种封装结构，引脚越短，电磁干扰问题越小。IC应首选表贴器件，甚至直接在PCB板上安装裸片。 IC的引脚排列也会影响电磁兼容性能。因此IC的VCC与GND之间的距离越近，去耦电容越有效。 无论是集成电路、PCB板还是整个系统，大部分噪声都与时钟频率及其高次谐波有关。 合理的地线、适当的去耦电容和旁路电容能减小时钟辐射。 用于时钟分配的高阻抗缓冲器也有助于减小时钟信号的反射和振荡。 TTL和CMOS器件混合逻辑电路会产生时钟、有用信号和电源的谐波，因此，最好使用同系列的逻辑器件。 由于CMOS器件的门限

10、宽，为设计者优选器件。 需要特别注意的是，未使用的CMOS输入引脚应该接地线或电源。否则极易造成电路出错。,2020/10/24,2.1.6 一般屏蔽盒设计：,对于高频电路，辐射是其主要的干扰途径，所以在设计时，通常加屏蔽盒进行屏蔽，抑制干扰传播。 屏蔽盒的腔体一般可以采用厚的金属块直接车、铣加工出内腔，这样屏蔽腔体不存在接缝，各处密度相同，屏蔽效能最佳。因此普遍应用于高频特别是微波频段的电路屏蔽。 对频率较低且屏蔽要求不太高的屏蔽盒，可以采用金属型材围框成型。另外，还有采用金属板材拼接、螺装成型。这几种结构加工简单，成本低。 此外，电路板上关键元器件需要屏蔽时，可用薄钢板围成框架或小屏蔽罩直

11、接固定在电路板上进行屏蔽。 由于安装面(屏蔽盖)的缝隙，会造成电磁骚扰泄露。可采用增加缝隙深度或增加装配面处构件强度的方法。 对于屏蔽要求较高的设备，可以采用双层屏蔽盖方式。,2020/10/24,2.2 模拟电路设计,大多数模拟设备的抗扰度问题是由射频解调引起的。运放每个管脚都对射频干扰十分敏感。 为了防止解调，模拟电路的反馈回路需在宽频带范围内处于线性及稳定状态。同时需要对容性负载进行缓冲。 获得一稳定且线性的电路后，其所有连线可能还需滤波，且只能使用无源滤波器（最好是RC型）。 应避免采用输入、输出阻抗高的电路。 比较器必须具有迟滞特性（正反馈），以防因干扰产生误动作，还可防止靠近切换点

12、处的振荡。 不要使用比实际需要快得多的输出转换比较器，保持dV/dt在较低状态。 有些模拟集成电路内的电路对辐射干扰极为敏感，这时可用小金属壳将其屏蔽起来，并将屏蔽盒焊接到PCB地线面上。 模拟器件也需要为电源提供高质量的射频旁路和低频旁路。 对每个运放、比较器或数据转换器的每个模拟电源引脚的RC或LC滤波都是必要的。 对模拟电路而言，模拟本振和IF频率一般都有较大的泄漏，所以需要着重屏蔽和滤波。,2020/10/24,2.3 逻辑电路设计,对高频数字电路布局时应作到有关的逻辑元件应相互靠近，易产生干扰的器件(如时钟发生器)或发热器件应远离其他集成电路。 由于高频数字信号正负电平转换时间短、转

13、换电流大，往往会产生尖脉冲，通过电源线给系统带来致命的干扰。这样需要在每一个器件的电源输入端就近并上一个小电容来旁路尖峰干扰。 接口缓冲电路可以防止由于击穿造成的关键器件的损坏。 将多余端口接地或通过电阻接电源可以防止端口感应造成的干扰。 并联电容或涂静电防护漆可以防止端口的静电感应及静电电荷积累放电干扰。 有些数字IC产生高电平辐射，常将其配套的小金属盒焊接到PCB地线而取得屏蔽效果。,2020/10/24,防止逻辑电路产生电磁兼容问题的主要措施如下： 对输入和按键采用电平检测（而非边沿检测） 使用前沿速率尽可能慢且平滑的数字信号（不超过失真极限） 在PCB板上，允许对信号边沿速度或带宽进行

14、控制（例如，在驱动端使用软铁氧体磁珠或串联电阻） 降低负载电容，以使靠近输出端的集电极开路驱动器而便于上拉，电阻值尽量大 处理器散热片与芯片之间经导热材料隔离，并在处理器周围多点射频接地 电源的高质量射频旁路（解耦）在每个电源管脚都是重要的 高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力 需要一只高质量的“看门狗” 决不能在“看门狗”或电源监视电路上使用可编程器件 电源监视电路及“看门狗”也需适当的电路和软件技术，以使它们可以适应大多数的不测情况 当逻辑信号沿的上升/下降时间比信号在PCB走线中传输一个来回的时间短时，应采用传输线技术,2020/10/24,在逻辑电路中，数字信

15、号的传输线的处理也相当重要。 当电路在高速运行时，在源和目的间的阻抗匹配非常重要。 否则过量的射频能量将会引起电磁兼容性问题。 信号端接（匹配）不但能减少在源和目的之间的信号反馈和振铃，而且也能减缓信号边沿的快速上升和下降。 时钟电路通常是最主要的射频发射源，应作好元件的布局，从而使时钟走线最短，同时保证时钟线在PCB的一面但不通过过孔。 当一个时钟必须经过一段长长的路径到达许多负载时，可在负载旁边安装一时钟缓冲器，这样，长轨线（导线）中的电流就小很多了。 长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁的时钟缓冲器加以整形即可。,2020/10/24,2.4 微控制器电路设计,微控制

16、器（MCU）是逻辑电路的核心，也是逻辑电路中产生电磁兼容问题的核心和关键。 时下许多IC制造业者不断地减小微控制器的尺寸会使晶体管开关速度更快，从而使时钟频率的谐波分量变大。这样就会造成最初时电路中的MCU是正常的，但以后在产品生产周期中的某个时间就可能出现EMC有问题。 MCU通常有片上振荡电路，它外接单独的晶振或谐振器即可工作。 时钟频率选择应选择保障系统正常工作的最低时钟频率。 时钟振荡器应最接近MCU的时钟引脚，以减小时钟的干扰。,2020/10/24,2.4.1 I/O口引脚:,对于大多数MCU，引脚通常都是高阻输入或混合输入/输出。需要有电阻（4.7k或10k）连接每个引脚到地或者到供电电平，以便确保一个可知的逻辑状态。 2.4.2 IRQ口引脚： IRQ是MCU元件中最敏感的引脚之一。确保与中断请求引脚的任何连线都有瞬时静电放电保护是非常重要的。在IRQ连线上有双向二极管、TVS或金属氧化变阻器端接通常就足够了。即便是对价格很敏感的应用，IRQ线上的电阻端接也同样不可缺少。 2.4.3 复位引脚： 不恰当的复位将导致MCU工作的