《计算机组成原理_阵列乘法器的设计-》由会员分享，可在线阅读，更多相关《计算机组成原理_阵列乘法器的设计-（20页珍藏版）》请在金锄头文库上搜索。
1、沈阳航空航天大学 课课 程程 设设 计计 报报 告告 课程设计名称：计算机组成原理课程设计计算机组成原理课程设计 课程设计题目：阵列乘法器的设计与实现阵列乘法器的设计与实现 院（系）：计算机学院 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师： 完成日期：2014年1月10日 沈阳航空航天大学课程设计报告 _ 0 目目 录录 第第 1 章章 总体设计方案总体设计方案.1 1.1 设计原理.1 1.2 设计思路.2 1.3 设计环境.3 第第 2 章章 详细设计方案详细设计方案.3 2.1 总体方案的设计与实现.4 2.1.1 总体方案的逻辑图.4 2.1.2 器件的选择与引脚
2、锁定.4 2.1.3 编译、综合、适配.5 2.2 功能模块的设计与实现.5 2.2.1 一位全加器的设计与实现.6 2.2.2 4 位输入端加法器的设计与实现.7 2.2.3 阵列乘法器的设计与实现.10 第第 3 章章 硬件测试硬件测试.13 3.1 编程下载.13 3.2 硬件测试及结果分析.13 参考文献参考文献.15 附附 录（电路原理图）录（电路原理图）.16 沈阳航空航天大学课程设计报告 _ 0 第 1 章 总体设计方案 1.1 设计原理设计原理 阵列乘法器采用类似人工计算的方法进行乘法运算。人工计算方法是用乘 数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。
3、 如图 1.1 所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行， 每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。将各次部分 积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。 为了进一步提高乘法的运算速度，可采用大规模的阵列乘法器来实现，阵 列乘法器的乘数与被乘数都是二进制数。可以通过乘数从最后一位起一个一个 和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。这就可 将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位 的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一 位的结果，假设被乘数与乘数的位数均为
4、 4 位二进制数，即 m=n=4,AB 可用如 下竖式算出，如图 1.1 所示。 X4 X3 X2 X1 =A Y4 Y3 Y2 Y1 =B X4Y1 X3Y1 X2Y1 X1Y1 X4Y2 X3Y2 X2Y2 X1Y2 X4Y3 X3Y3 X2Y3 X1Y3 (进位) X4Y4 X3Y4 X2Y4 X1Y4 Z8 Z7 Z6 Z5 Z4 Z3 Z2 Z1 图图 1.11.1 ABAB 计算竖式计算竖式 X4 ,X3 ,X2 ,X1 ,Y4 ,Y3 ,Y2 ,Y1为阵列乘法器的输入端，Z1-Z8为阵列乘法 器的输出端，该逻辑框图所要完成的功能是 实现两个四位二进制既 A(X)*B(Y) 的乘法
5、运算，其计算结果为 C(Z) (其中 A(X)=X4X3X2X1 ，B(Y)=Y4Y3Y2Y1，C(Z) =Z8Z7Z6Z5Z4Z3Z2Z1而且输入和输出结果均用二进制表示 )。阵列乘法器的总原理 如图 1.2 所示。 沈阳航空航天大学课程设计报告 _ 1 图图 1.21.2 阵列器的总原理图阵列器的总原理图 1.2设计思路设计思路 （1）整体部分：阵列乘法器采用的是先逐位求解部分积，本课程设计要完 成 X 与 Y 的乘法运算(X=X4X3X2X1,Y=Y4Y3Y2Y1)， 采用自上而下的设计方法，顶 层设计采用 8 输入和 8 输出的一个自设置芯片，芯片内部封装 16 个模块，构成 44 的
6、乘法阵列，如图 1.3 所示，阵列的每一行送入乘数 Y 的每一位数位，而 各行错开形成的每一斜列则送入被乘数的每一数位。 图图 1.31.3 阵列乘法器阵列乘法器 4444 阵列阵列 （2）单元部分：设计整体框图中的每一个细胞模块实现的功能是计算部分 积和向高位的进位。 （3）仿真部分：将整个电路连接好以后即可进行仿真，用以验证设计是否 0 X1 0 X2 0X30 X4 Y4 0 Y3 0 Y1 0 Y2 0 2 1 76 34 5 8 全加 & 进位入 Xi Yi 部分积出 进 位 出 部分积入 X1 Z1 X2 Z2 X3 Z3 X4 Z4 Y1 Z5 Y2 Z6 Y3 Z7 Y4 Z8
7、 沈阳航空航天大学课程设计报告 _ 2 正确。主要需要仿真的部分有：一位全加器、4 输入加法器以及整体电路图。 （4）采用硬件描述语言进行电路设计并实现给定的功能，设计的原理图经 编译、调试后形成*.bit 文件并下载到 XCV200 可编程逻辑芯片中，经硬件测试 验证设计的正确性。 阵列乘法器是由十六个模块组成，每一个模块构包括一个与门和一位全加 器。具体的各个模块的设计在模块设计中一一呈现。 1.3 设计环境设计环境 （1）硬件坏境：伟福 COP2000 型计算机组成原理实验仪、XCV200 实验板、 微机。具体内容如下： COP2000 实验仪：COP2000 计算机组成原理实验系统由实
8、验平台、开关电源、 软件三大部分组成实验平台上有寄存器组 R0-R3、运算单元、累加器 A、暂存器 B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输 出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑 控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20 个按 键、字符式 LCD、RS232 口。 XCV200 实验板：在 COP2000 实验仪中的 FPGA 实验板主要用于设计性实验 和课程设计实验，它的核心器件是 20 万门 XCV200 的 FPGA 芯片。用 FPGA 实 验板可设计 8 位 16 位和 32 位模型机 （2）软件坏境：Xilinx foundation f3.1 设计软件、COP2000 仿真软件。 Xilinx foundation f3.1 是 Xilinx 公司的可编程期间开发工具，该平台功能 强大，主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设 计验证工具三大部分组成。COP2000 集成开发环境是为 COP2000 实验仪与 PC 机相连进行高层次实验的配套软件，它通过实验仪的串行接口和 PC 机的串行 接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试 FPGA 实验 等功能，该软件在 Windows 下运行。 沈阳航空航天大学课程设计报告 _
