《cadence对pcb进行后仿真》由会员分享，可在线阅读，更多相关《cadence对pcb进行后仿真（6页珍藏版）》请在金锄头文库上搜索。
1、一、 一般流程1、 IBIS库转换层DML格式2、 给器件加载模型并定义管脚3、 定义电源、地网络等4、 提取拓扑结构5、 设置仿真参数6、 仿真结果分析具体步骤请参见一些cadence后仿真的相关pdf文档。二、 补充说明 在加载模型之后注意定义管脚，如果没有定义，仿真结果会有很大差异。方法如下：1、在上图给器件加载模型的窗口中，点击 fild model 为器件加载模型，然后点击edit model，出现下图：2、选择assign signal pins 然后在all pin中选择需要定义的管脚。被选择的管脚会出现在selected pin方框中。点击右侧的browse 出现下图：3、在d
2、ml model browser中选择需要的Iocell 关闭窗口、确定、完成。4、如需对差分信号进行仿真的话，需要对差分pin进行设置。三、pcb中FPGA与DDR2之间一根数据线的仿真。 1、提取的信号线为下图中白色高亮。 1、提取的拓扑结构包括走线和过孔的一些具体信息。U17是DDR2，FPGA1是xilinxc6v130tff7842、层叠结构所仿真的信号线走的是S1层，为达到50 ohm 匹配，s1上下介质厚度为6mil。3、仿真参数4、仿真结果Ddr2发送 fpga接收时候的波形：浅绿色和浅蓝色分别是ddr2的pin和pad处的波形。黑色和蓝色分别是fpga的pin和pad处的波形。Fpga发送，ddr2接收时候的波形：5、以下是将走线拉直以后的仿真结果：Ddr2 发送，fpga接收：Fpga发送。Ddr2接收：新手第一次做的仿真，希望与大家一起交流讨论。可以加Q： 5.1.9.7.3.1.9.8.
