《微电子第八章专用集成电路和可编程集成电路 课件》由会员分享，可在线阅读，更多相关《微电子第八章专用集成电路和可编程集成电路 课件（52页珍藏版）》请在金锄头文库上搜索。
1、第八章专用集成电路和可编程集成电路,8.1专用集成电路的作用与特点 8.2门阵列集成电路 （有通道、无通道） 8.3标准单元集成电路 8.4多设计项目硅圆片方法 8.5可编程逻辑器件 8.6逻辑单元阵列 LCA 8.7门阵列、标准单元与可编程集成电路的比较,8.1专用集成电路的作用与特点,专用集成电路(ASIC)被认为是用户专用电路(custom specific IC)，即它是根据用户的特定要求能以低研制成本、短交货周期供货的集成电路。它最主要的优点在于： (1)可减少系统上总的芯片数目，因为一个新的ASIC芯片可以替代印刷电路板上一组通用的标准IC产品； (2)有较高的性能，由于是专门为某
2、一种应用而设计的，因此可以得到优化的设计； (3)可增加一些特殊的功能，这些特殊的功能是其他公司的产品所不具有的，而付出的代价并不大； (4)增加设计的保密性，如果采用通用的IC产品则很容易被别人所抄袭。,8.1专用集成电路的作用与特点,采用ASIC后，对整机系统的制造也会带来明显的效益： (1)减少了印刷电路板的数目，可明显地节省系统购体积和重量； (2)增加了系统的可靠性； (3)减少了总的功率耗散，因而可用较小的电源设备； (4)由于减少了芯片之间的连接，因而可增加系统的工作速度。 此外，系统尺寸、重量以及功耗的减少可进一步降低系统在外壳和冷却方面的成本。 ASIC可以说是市场竞争的产物
3、，因而ASIC通常不采用设计周期很长、设计成本很高的全定制设计方法，而往往采用半定制的门阵列IC、定制的标准单元IC，或者直接使用可编程逻辑器件糊可编程逻辑单元阵列由用户自己通过编程来实现。,8.2门阵列集成电路,门阵列(gate array)包括数字电路门阵列和线性阵列(linear array)两大类。前者简称为门阵列，它又分为有通道门阵列(常称为门阵列)及无通道门阵列(或称门海)两种。 门阵列从严格的意义上讲，应称为晶体管阵列。它是预先在芯片上生成由基本单元所组成的阵列，即完成了连线以外的所有芯片加工工序。设计时是调用门阵列库，根据电路要求完成布局布线。再送去工厂完成最后的连线等工序。,
4、8.2.1TTL有通道门阵列,典型的有通道门阵列的基片结构如图8-1所示。单元被排列成行，行与行(列与列)之间留有作为这线用的通道区，通道区的高度是固定的。这就是“有通道门阵列”这一名词的来由。为了保证单元之间的布线具有100的布通率，需要有较宽的通道，因这会导致无用的走线区域，因而浪费硅面积。门阵列的另一特点是在基片的四周，有固定数目的输入输出单元和压焊块。门阵列可以有单层布线和双层布线。如果只允许单层金属布线，当垂直线段为金属时，则水平线段必须采用多晶硅。如果有双层布线时，则两层金属之间通过通孔(via)相连。,8.2.1TTL有通道门阵列,8.2.1TTL有通道门阵列,门阵列的各单元中包
5、含有规则的和重复的晶体管，在双极型门阵列中还包含有电阻。在CMOS门阵列中，典型的基本单元为2个P沟晶体管和2个N沟晶体管，如图8-2。 门阵列具有相同的单元，但可以通过不同的连接来获得不同的功能。如采用图8.2的两个基本单元就可以形成一个3输入端的与非门，见图8-3。图中有号的为第一层金属的接触孔。有+号的为第一层金属与第二层金属之间的通孔(via)。需要更复杂功能的时候可以采用多个基本单元。实际上在门阵列的数据手册中已经给出了一些基本逻辑单元和功能块的内部连线图(也称为宏单元)，因而设计者并不需要解决单元和功能块内部的连线问题(实际上也不可能改变)，而只要处理各基本逻辑单元或功能块之间的连
6、线。,8.2.1TTL有通道门阵列,8.2.1TTL有通道门阵列,8.2.1TTL有通道门阵列,由于芯片内的各单元是相同的，通道的高度是固定的，输入输出单元和压焊块的数目也相同，因此可以采用统一的掩模版，并可完成连线以外的所有芯片加工工序(也就是金属化以前的所有工序)，这样就可以大批量生产。可以把加工后的芯片储存起来，在需要时，从中取出一部分加以“单独处理”。当然门阵列；芯片供应商为了适应不同规模电路的需要，设计和制作了不同规格(含有不同数目的单元、不同数目的IO单元及压焊块、不同的通道尺寸)的系列基片供用户使用。,8.2.1TTL有通道门阵列,所谓的单独处理就是根据电路的要求。进行逻辑门的布
7、局和门之间的布线。这时就需要单独设计和制作用于接触孔相连线的掩模版。对于单层布线工艺，只要设计2块掩模版(一块用于接触孔，另一块用于金属布线)；对于双层布线，则需要4块掩模版(一块为接触孔，一块为通孔，另两块分别为第一层金属和第二层金属)。采用双层金属布线方案可以得到更紧凑的布图，出而有较小的芯片面积。 门阵列可以采用各种电路技术，如STL，ECL、TTL和CMOS等，但CMOS用得更普通。,8.2.1 TTL有通道门阵列,门阵列；芯片的规模通常用有多少个等效输入门来表达。这里的等效输入门是指2输入与非或者2输入或非门，一般形成2输入与非门所需单元数与形成一个2输入或非门的单元数一样。表8-1
8、列出丁以3输入端CMOS门阵列为基础的各类逻辑门和功能块所需要的单元数。,8.2.1TTL有通道门阵列,门阵列的优点很明显。设计只是根据电路要求在系列产品中选择相应的基片，在此基础上选择所需要的定单元再进行自动布局和布线(在CAD工具的帮助下)；需要定制的掩模版只有2块或4块，因而设计周期大大缩短，加工时间大大缩短，成本也大大降低。此外，当工艺改变或单元结构需要变化时，也只需要作较少的修改，CAD软件不需要更换，因而原始投资较低。通常它是实现ASIC电路的最经济的办法，即使芯片的产量很低，如只需要几百或几千块芯片时，其价格也是在可接受的范围内。这些优点是门阵列在很多应用领域中得到迅速推广的原因
9、。,8.2.1TTL有通道门阵列,但门阵列也存在着一些固有的弱点。单元中晶体管的尺寸是固定的。在第5章中已谈到，对CMOS电路，必须调整晶体管宽度以获得较佳的性能，因而用门阵列设计的电路性能无法优化；为了适应各种不同的要求，门阵列中晶体管的尺寸设计得较大，因而速度较低功耗较大，所占面积也较大；由于通道的尺寸是固定的，因而在可提供的连线通道已被全部用完后，即使有多余的门也无法再利用；,8.2.1TTL有通道门阵列,为了保证布线的100布通率，一般在选择门阵列基片时总是使基片中的晶体管总数大于实际所需的晶体管数，因而造成基片上有相当一部分晶体管实际无用晶体管的利用率常在80以下；有时利用自动布局布
10、线进行布图时，并不能达到100布线布通率(特别是在单层金属工艺时)，这时需要人工干预，改变原先的布局再重新布线，这常常需要花费大量的时间；由于单元之间存在很宽的布线通道，因而无法实现像PLA、ROM、RAM等这类结构的电路。,8.2.2TTL无通道门阵列(门海),为了克服合通道门阵列的门利用率较低这一缺点，1982年提出了门海(sea of gate)概念。它标志着第二代门阵技术的开始。 门海技术是把由一对不共栅极的P管和N管组成的基本单元铺满整个芯片(除IO区外)，基本单元之间无氧化隔离区，而且无事先确定的布线通道区。显然，门海的提法并不确切，它应该称“sea of transistor”较
11、为合适。门海基本单元的示意图见图8-4。,8.2.2TTL无通道门阵列(门海),可以看出，门海的基本单元由一对不共栅的P管和N管构成，各晶体管对相互紧挨而形成P型晶体管链和N型晶体管链。栅极和源极漏区留有接触孔或通孔(若有第二层金属)的位置，但是否开孔将视具体电路的需要而定，因而连线孔是“可编程的。 宏单元是利用基本单元加以适当的连接而成，这与有通道门阵列的相同。但宏单元之间的隔离则采用一对晶体管(即一个基本单元)来实现。作隔离用的晶体管对的栅极分别接VDD(P 型管)和GND(N型管)，这样隔离管就处于截止状态，使相邻宏单元在电学上相互隔离起来。,8.2.2TTL无通道门阵列(门海),这种隔
12、离只在需要时采用，因而门海结构中没有无用的基本单元。对于复杂的功能块，就可以节约很多用于隔离的晶体管。如果相邻两个宏单元共有同一个源漏区，且分别接VDD和GND，这时甚至可以不用栅隔离。图8-5是宏单元及栅隔离的一个实例。左半部为反相器与一个2输入端或非门，它们之间出共用源漏区并分别接VDD和GND，所以不需要隔离，它们的两边则分别采用了隔离管隔离。有半部为时钟式移位寄存器，移他寄存器内部各元件间不需要隔离，而只是在外部与其他宏单元隔离。,8.2.2TTL无通道门阵列(门海),8.2.2TTL无通道门阵列(门海),除了连接孔是可编程外，走线区域也是可编程的，这是门海技术的另一特点。 门海中的布
13、线通道区是根据具体布局布线的需要，把一行(或一行中的一部分)或几行(或几行中的一部分)基本单元链改为无用器件区。宏单元之间的连线将在无用器件区的上部进行连线与无用器件之间用厚介质层加以隔离。对于那些只取某行或某些行的一部分作为走线区的情况，该行或该儿行的其余部分仍可用来实现逻辑功能。,8.2.2TTL无通道门阵列(门海),门海的设计软件将决定哪些行(或行的哪些部分)用于实现逻辑功能，哪些行(或行的哪些部分)用于连线。这种走线灵活性大大提高了硅面积的利用率 ，保证了100的布线布通率。同时还可以在门海基片的局部区域实现PLA、ROM或RAM等逻辑电路。这样就使电学性能和布图效率大大提高，因而具有
14、更强的竞争力，但门海IC仍需加工2块或4块掩模版。,8.3标准单元集成电路,标准单元(standard cell)与门阵列一样也是库单元设计方法。所不同的是标准单元库中已经具有设计好的各类门和功能块。 标准单元的特点是各个单元具有同一的高度（指版图上的高度），但其宽度不等。其示意图和典型版图分别示于图8-6、图8-7。,8.3标准单元集成电路,设计时将所需单元从单元库中调出将其排列成若干行，行间留有布线通道。芯片主要分为3个区域：四周的IO单元和压焊块；单元行；布线通道。然后根据电路要求将各单元用这线连接起来，同时把相应的输入输出单元和压焊块连接起来，就得到了所需要的；8片版图。 由于标准单元
15、本身的信号端口都引到单元的上下两端，因而单元之间的连线都处在布线通道内。在单层布线时，通道内的布线情况如图8-8所示。,8.3标准单元集成电路,标准单元法的布局和布线由CAD系统自动完成。设计人员只要输入电路的逻辑图或输入一种电路描述文件，以及压焊块的排列次序的要求即可。标准单元自动设计系统将调用所需的单元和相应的I/单元及压焊块，完成自动布局和布线。 标准单元与门阵列的另一突出区别是布线通道的高度可以由设计系统根据需要加以调整(不是固定不变的)；当布线发生困难时，可将布线通道间距适当加大，因而布局布线是在一种不太受约束的条件下进行的，可以保证100的布线布通率。,8.3标准单元集成电路,有一
16、点要加以强调的是，虽然每个被调用的单元都是事先设计好的，并经过设计规则检查和电学件能验证，但并没有制成各单元本身的掩模版。芯片制造时的各层掩模版须根据最后布图结果要专门加工定制，即不同的电路需要一套(从十几层到二十几层不等的)不同的掩模版，因而标准单元IC无法事先完成部分加工工序。 一个标准库单元的典型内容示于表8-2 单元库中每个单元都各有3种描述形式：单元的逻辑符号(常以L为标志)；单元的拓扑版图(常以O为标志)；单元的掩模版图(常以A为标志)。 单元的逻辑符号用以建立逻辑图，单元的拓扑版图用以描述单元的外形尺寸、输入输出端口和控制端口的位置及其宽度。在拓扑版图上除标有单元名外，还有输入输出端口名和控制端口名，其名称与逻辑符号中的名称一一对应。,8.3标准单元集成电路,在设计的不同阶段，标准单元自动设计系统将分别调用单元库中上述3种描述形式，如图8-9所示。 在逻辑图输入时，调用相应的逻辑符号并进行连接。在布图布线阶段，只调用单元的拓扑版图，它的引入会大大压缩数据的处理量，并有助于设计人员的直观检查。一般设计人员不需要了解单元内部版图的细节、而只要掌握单
