《第三章总线课件》由会员分享，可在线阅读，更多相关《第三章总线课件（71页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理,大连理工大学 软件学院 赖晓晨 2019.9.8,大连理工大学软件学院 赖晓晨,总线的基本概念 总线的分类 总线特性及性能指标 总线结构 总线控制,第三章 系统总线,大连理工大学软件学院 赖晓晨,3.1 总线的基本概念,采用总线的必要性 分散连接 vs 总线连接,英语,法语,俄语,日语,汉语,连 接 复 杂 扩 展 困 难,大连理工大学软件学院 赖晓晨,3.1 总线的基本概念,采用总线的必要性 分散连接 vs 总线连接,英语,法语,俄语,日语,汉语,总线：汉语,大连理工大学软件学院 赖晓晨,3.1 总线的基本概念,采用总线的必要性 分散连接 vs 总线连接 总线的概念 总线是连
2、接多个部件的信息传输线，是各部件共享的传输介质。总线由许多传输线或通道构成，每条线可以传送一个二进制位。 总线的特点 总线上有超过一个信息接收部件，且在任一时刻，只允许有一个部件向总线发送信息。,大连理工大学软件学院 赖晓晨,总线结构计算机举例（1）,面 向 的 双 总 线 结 构,CPU,M总线：存储总线； I/O总线：输入输出总线,大连理工大学软件学院 赖晓晨,总线结构计算机举例（1）,面 向 的 双 总 线 结 构,CPU,增加I/O设备方便，但是I/O设备与主存交换信息需要通过CPU，会影响到CPU效率。,大连理工大学软件学院 赖晓晨,总线结构计算机举例（2）,单 总 线 结 构,大连
3、理工大学软件学院 赖晓晨,总线结构计算机举例（2）,单 总 线 结 构,I/O设备与主存交换信息原则上不会影响CPU，便于提高CPU效率。但是，所有部件连到单一总线，提高冲突率，影响整机性能。（PDP-11、DJS183）,大连理工大学软件学院 赖晓晨,总线结构计算机举例（3）,面 向 存 储 器 的 双 总 线 结 构,大连理工大学软件学院 赖晓晨,总线结构计算机举例（3）,面 向 存 储 器 的 双 总 线 结 构,增加CPU和主存之间专用的存储总线，提高传输速度，减轻系统总线负担，保留了主存与I/O直接交换信息的特点。,大连理工大学软件学院 赖晓晨,3.2 总线的分类,片内总线 芯片内部
4、总线，例如运算器和cache之间的总线。 系统总线（板级总线） 处理器与主存、I/O等部件之间的信息传输线。 三总线结构：数据总线、地址总线、控制总线 通信总线 计算机系统之间，或计算机与其他设备之间的信息传输线。,大连理工大学软件学院 赖晓晨,3.2 总线的分类,片内总线 芯片内部总线，例如运算器和cache之间的总线。 系统总线（板级总线） 处理器与主存、I/O等部件之间的信息传输线。 三总线结构：数据总线、地址总线、控制总线 通信总线 计算机系统之间，或计算机与其他设备之间的信息传输线。,片内总线,处理 器核,cache,CPU,大连理工大学软件学院 赖晓晨,3.2 总线的分类,片内总线
5、 芯片内部总线，例如运算器和cache之间的总线。 系统总线（板级总线） 处理器与主存、I/O等部件之间的信息传输线。 三总线结构：数据总线、地址总线、控制总线 通信总线 计算机系统之间，或计算机与其他设备之间的信息传输线。,声卡,CPU,显卡,网卡,系统总线,db ab cb,大连理工大学软件学院 赖晓晨,3.2 总线的分类,片内总线 芯片内部总线，例如运算器和cache之间的总线。 系统总线（板级总线） 处理器与主存、I/O等部件之间的信息传输线。 三总线结构：数据总线、地址总线、控制总线 通信总线 计算机系统之间，或计算机与其他设备之间的信息传输线。,计算机,计算机,设备1,设备2,通信
6、总线,大连理工大学软件学院 赖晓晨,一、系统总线,1、数据总线 双向传输总线。 数据总线的位数称为数据总线宽度。 位数即为机器位数，与机器字长、存储器字长有关。,CPU,存储器,data bus,8,大连理工大学软件学院 赖晓晨,2、地址总线,用来标识主存或I/O设备上存储单元的位置。 单向总线 地址总线的位数如何确定？,CPU,存储器,address bus,？,大连理工大学软件学院 赖晓晨,大连理工大学软件学院 赖晓晨,2、地址总线,用来标识主存或I/O设备上存储单元的位置。 单向总线 地址总线的位数如何确定？,地址总线的位数与存储单元的个数有关，与存储单元的二进制位长度无关。如地址总线有
7、n条，则最多可以寻址到2n个存储单元。 回答以下问题（寻址到字节）： 如有256B存储单元，需要多少条地址线？ 如有2KB存储单元，需要多少条地址线？ 如有16MB存储单元，需要多少条地址线？ 如有4GB存储单元，需要多少条地址线？,大连理工大学软件学院 赖晓晨,3、控制总线,用来发出各种控制信号的传输线。 单一控制线通常是单向的。 控制总线总体来说是双向总线。 典型控制线 复位、时钟、中断相关、总线请求、存储器读写、I/O读写、忙闲检测等。,CPU,存储器/外设,control bus,大连理工大学软件学院 赖晓晨,二、通信总线,概念 用于计算机系统之间、计算机系统和其他系统之间的通信。 特
8、点 类别繁杂，连接规格、传输距离、速度、工作模式各不相同。传输速度和距离成反比。 类型：串行、并行,大连理工大学软件学院 赖晓晨,1、串行通信,数据在单条1位宽的传输线上一位一位按顺序依次传送。 适宜远距离数据传送，可从几米到几千千米。成本低。 一个字节分8次传送完毕 MSB：Most Significant Bit LSB：Least Significant Bit,大连理工大学软件学院 赖晓晨,串行通信举例：IIC串行总线,大连理工大学软件学院 赖晓晨,2、并行通信,数据在多条1位宽的传输线上并行传送，同时由源传送到目的地。 适宜近距离的数据传送，通常小于30米。 短距离内，传输速度远快于
9、串行方式。,大连理工大学软件学院 赖晓晨,并行通信举例：8255并口控制器,大连理工大学软件学院 赖晓晨,3.3 总线特性及性能指标,一、总线物理实现,CPU,插板,主存,插板,I/O,插板,BUS,主板,大连理工大学软件学院 赖晓晨,二、总线特性,机械特性 电气特性 功能特性 时间特性,大连理工大学软件学院 赖晓晨,二、总线特性,机械特性： 物理尺寸、插头形状、管脚数、排列顺序。 电气特性： 信号线的电平范围。逻辑“1”，逻辑“0”。 TTL电平、CMOS电平。,大连理工大学软件学院 赖晓晨,二、总线特性,机械特性： 物理尺寸、插头形状、管脚数、排列顺序。 电气特性： 信号线的电平范围。逻辑
10、“1”，逻辑“0”。 TTL电平(晶体管逻辑电平) CMOS电平(场效应管) RS-232C,1 0,大连理工大学软件学院 赖晓晨,二、总线特性,功能特性： 每根传输线的功能：数据、地址、控制。 时间特性： 信号的前后时序关系。,大连理工大学软件学院 赖晓晨,二、总线特性,功能特性： 每根传输线的功能：数据、地址、控制。 时间特性： 信号的前后时序关系。,大连理工大学软件学院 赖晓晨,三、总线性能指标,总线宽度：数据线位数 总线带宽：数据传输速率 时钟同步方式：同步、异步 总线复用：地址、数据、控制线复用 信号线数：三总线所有信号线总数 总线控制方式：突发工作、仲裁方式等 其他指标：带载能力、
11、电源电压等,大连理工大学软件学院 赖晓晨,四、总线标准,1、概念： 系统与模块、模块与模块之间的一个互连的标准界面，能够隐藏符合标准的部件内部的操作细节。,模块、系统之间不需知道对方的实现细节。,什么样的总线,大连理工大学软件学院 赖晓晨,2、总线标准举例,ISA/AT总线 EISA总线 VESA（VL-BUS）总线 PCI总线 AGP总线 RS-232C总线 USB总线,自学：p48-p52,大连理工大学软件学院 赖晓晨,单总线 多总线 双总线 三总线 四总线,3.4 总线结构,大连理工大学软件学院 赖晓晨,一、单总线结构,大连理工大学软件学院 赖晓晨,一、单总线结构,结构简单、便于扩充、传
12、输速率低、容易形成瓶颈。,大连理工大学软件学院 赖晓晨,二、多总线结构,1、双总线结构,大连理工大学软件学院 赖晓晨,1、双总线结构,将速度较低的设备从主存总线上分离出来，形成主存总线与I/O总线分开的结构。通道是一个具有特殊功能的处理器，负责对I/O统一管理。,大连理工大学软件学院 赖晓晨,2、三总线结构1,大连理工大学软件学院 赖晓晨,2、三总线结构1,主存总线用于CPU和主存交换信息，I/O总线用于CPU和I/O设备见传送信息，DMA总线负责在主存和I/O设备间直接传递信息。,大连理工大学软件学院 赖晓晨,3、三总线结构2,大连理工大学软件学院 赖晓晨,3、三总线结构2,处理器采用局部总
13、线连到cache，再利用系统总线连接主存，通过扩展总线接口连接其他接口。,大连理工大学软件学院 赖晓晨,4、四总线结构,大连理工大学软件学院 赖晓晨,4、四总线结构,系统把设备总线分为两个层次，高速设备连接高速总线，低速设备连接扩展总线，各总线直接由桥连接。,大连理工大学软件学院 赖晓晨,三、总线结构举例,传统微型机总线结构 VL-BUS局部总线结构 PCI总线结构 多层PCI总线结构,大连理工大学软件学院 赖晓晨,1、传统微型机总线结构,大连理工大学软件学院 赖晓晨,1、传统微型机总线结构,高速和低速设备都挂载在ISA、EISA总线上，势必造成总线瓶颈。应该高速设备靠近cpu，低速设备远离c
14、pu。,大连理工大学软件学院 赖晓晨,2、VL-BUS局部总线结构,大连理工大学软件学院 赖晓晨,2、VL-BUS局部总线结构,VL-BUS与cpu结合紧密，最适宜486机器使用，通用性比较差,大连理工大学软件学院 赖晓晨,3、PCI总线结构,大连理工大学软件学院 赖晓晨,4、多层PCI总线,PCI总线驱动能力不足时，可以采用多级pci总线,大连理工大学软件学院 赖晓晨,3.5 总线控制,总线上连接有多个部件时，何时由哪个部件发送信息，如何给信息传送定时，如何防止信息丢失，如何避免多个部件同时发送信息，如何规定信息发送的部件等问题，由总线控制器统一管理。 总线判优控制（仲裁逻辑） 通信控制,大
15、连理工大学软件学院 赖晓晨,一、总线判优,主设备：对总线有控制权，可以发起信息传送。 从设备：只能响应总线上的命令 判优逻辑：当多个主设备同时申请使用总线时，总线判优逻辑电路按照一定的优先级顺序来确定哪个主设备可以使用总线。 判优逻辑分类： 分布式、集中式（链式查询、计算器定时查询、独立请求方式）,大连理工大学软件学院 赖晓晨,总 线 控 制 部 件,I/O接口0,BS,BR,I/O接口1,I/O接口n,BG,I/O接口1,1、链式查询方式,大连理工大学软件学院 赖晓晨,总 线 控 制 部 件,I/O接口0,BS,BR,I/O接口1,I/O接口n,BG,I/O接口1,1、链式查询方式,自动支持优先级 连接简单，易于扩充设备，但是对电路故障 敏感，而且优先级低的设备获得请求很难。,大连理工大学软件学院 赖晓晨,BS 总线忙 BR总线请求,总 线 控 制 部 件,数据线,地址线,I/O接口0,BS,BR,I/O接口1,I/O接口n,设备地址,I/O接口1,设备地址,2、计数器定时查询方式,大连理工大学软件学院 赖晓晨,BS 总线忙 BR总线请求,总 线 控 制 部 件,数据线,地址线,I/O接口0,BS,BR,I/O接口1,I/O接口n,设备地址,I/O接口1,设备地址,2、计数器定时查询方式,对故障不敏感，但是增加了设备地址线，控制复杂。,大连理工大学
