《半导体器件物理与工艺 第6章课件》由会员分享，可在线阅读，更多相关《半导体器件物理与工艺 第6章课件（75页珍藏版）》请在金锄头文库上搜索。
1、第6章 MOSFET及相关器件,6.1 MOS二极管 6.2 MOSFET基本原理 6.3 MOSFET按比例缩小 6.4 CMOS与双极型CMOS 6.5 绝缘层上MOSFET 6.6 MOS存储器结构,相关主题,MOS二极管的VT与反型条件 MOSFET基本特性 按比例缩小理论与短沟道效应的关系 低功耗CMOS逻辑 MOS存储器结构,基本FET结构,6.1 MOS二极管,MOS二极管是MOSFET器件的枢纽；在IC中，亦作为一储存电容器；CCD器件的基本组成部分。,6.1.1 理想MOS二极管,理想P型半导体MOS二极管的能带图： 功函数（金属的m和半导体的s ） 电子亲和力 理想MOS二
2、极管定义： 零偏压时，功函数差ms为零； 任意偏压下，二极管中的电荷仅位于半导体之中，且与邻近氧化层的金属表面电荷量大小相等，极性相反； 直流偏压下，无载流子通过氧化层。,MOS二极管中三个分离系统的能带图,半导体表面三种状态,随金属与半导体所加的电压VG而变化，半导体表面出现三种状态：基本上可归纳为堆积、耗尽和反型三种情况。 以P型为例，当一负电压施加于金属上，在氧化层与半导体的界面处产生空穴堆积，积累现象。 外加一小量正电压，靠近半导体表面的能带将向下弯曲，使多数载流子（空穴）形成耗尽耗尽现象。 外加一更大正电压，能带向下弯曲更严重，使表面的Ei越过EF,当电子浓度远大于空穴浓度时反型现象
3、。,三种状态,由p型半导体构成的MOS结构在各种VG下的表面势和空间电荷分布：,表面电势s： ss0 空穴耗尽； s = B 禁带中心，ns=np=ni； s B 反型（ s 2B 时，强反型）； 强反型时，表面耗尽区的宽度达到最大值： Qs=Qn+Qsc=Qn-qNAWm,理想MOS二极管的C-V曲线,V=Vo+s,C=CoCj/(Co+Cj),强反型刚发生时的金属平行板电压阈值电压,一旦当强反型发生时，总电容保持在最小值Cmin。,理想MOS二极管的C-V曲线,理想情况下的阈值电压：,强反型发生时，Cmin：,6.1.2 实际MOS二极管,金属-SiO2-Si为广泛研究，但其功函数差一般不
4、为零，且在氧化层内部或SiO2-Si界面处存在的不同电荷，将以各种方式影响理想MOS的特性。,一、功函数差,铝：qm=4.1ev； 高掺杂多晶硅：n+与p+多晶硅的功函数分别为 4.05ev和5.05ev； 随着电极材料与硅衬底掺杂浓度的不同，ms发生很大变化； 为达到理想平带状态，需外加一相当于功函数的电压，此电压成为平带电压（VFB）。,金属与半导体功函数差对MOS结构C-V特性的影响,曲线（1）为理想MIS结构的C-V曲线 曲线（2）为金属与半导体有功函数差时的C-V曲线,二、界面陷阱与氧化层电荷,主要四种电荷类型：界面陷阱电荷、氧化层固定电荷、氧化层陷阱电荷和可动离子电荷。,实际MOS
5、二极管的C-V曲线,平带电压：,实际MOS二极管的阈值电压：,6.1.3 CCD器件,三相电荷耦合器件的剖面图,6.2 MOSFET基本原理,MOSFET的缩写：IGFET、MISFET、MOST。,1960年，第一个MOSFET首次制成，采用热氧化硅衬底，沟道长度25um，栅氧化层厚度100nm（Kahng及Atalla）。,2001年，沟道长度为15nm的超小型MOSFET制造出来。,NMOS晶体管基本结构与电路符号,PMOS晶体管基本结构与电路符号,工作方式线性区,6.2.1 基本特性,工作方式饱和区,过饱和,推导基本MOSFET特性,理想电流电压特性基于如下假设,1 栅极结构理想； 2
6、 仅考虑漂移电流； 3 反型层中载流子迁移率为固定值； 4 沟道内杂质浓度为均匀分布； 5 反向漏电流可忽略； 6 沟道内横向电场纵向电场 7 缓变沟道近似。,推导基本MOSFET特性,简要过程：,1 点y处的每单位面积感应电荷Qs（y）； 2 点y处反型层里的每单位面积电荷量 Qn（y）； 3 沟道中y处的电导率； 4 沟道电导； 5 dy片段的沟道电阻、电压降； 6 由源极（y=0,V=0）积分至漏极(y=L,V=VD)得ID。,沟道放大图（线性区）,理想MOSFET的电流电压方程式：,线性区：,截止区：ID 0 VG VT,长沟MOSFET的输出特性,饱和区：,转移特性曲线,提取阈值电压
7、 研究亚阈特性,举例：对一n型沟道n型多晶硅-SiO2-Si的MOSFET，其栅极氧化层厚度为8nm，NA=1017cm-3，VG=3V，计算饱和电压。,解： Co= ox/d =4.3210-7F/cm2,亚阈值区,当栅极电压小于阈值电压，且半导体表面弱反型时，-亚阈值电流； 在亚阈值区内，漏极电流由扩散主导； 在亚阈值区内，漏极电流与VG呈指数式关系； 亚阈值摆幅：（lgID）/ VG-1。,亚0.1微米MOSFET器件的发展趋势,6.2.2 MOSFET种类,N沟增强型 N沟耗尽型 P沟增强型 P沟耗尽型,转移特性 输出特性,6.2.3 阈值电压控制,阈值电压可通过将离子注入沟道区来调整
8、； 通过改变氧化层厚度来控制阈值电压，随着氧化层 厚度的增加，VTN变得更大些，VTP变得更小些； 加衬底偏压； 选择适当的栅极材料来调整功函数差。,6.2.4 MOSFET的最高工作频率,当栅源间输入交流信号时，由源极增加（减少）流入的电子流，一部分通过沟道对电容充（放）电，一部分经过沟道流向漏极，形成漏极电流的增量。当变化的电流全部用于对沟道电容充（放）电时，MOS管就失去放大能力。 最高工作频率定义为：对栅输入电容的充（放）电电流和漏源交流电流相等时所对应的工作频率，,6.2.5 MOSFET的二阶效应,1. 衬底偏置效应（体效应） 2. 沟道调制效应 3. 亚阈值导电,MOS管的开启电
9、压VT及体效应,体效应系数，VBS0时，0,MOS管体效应的Pspice仿真结果,Vb=0.5v,Vb=0v,Vb=-0.5v,Id,Vg,体效应的应用： 利用衬底作为MOS管的第3个输入端 利用VT减小用于低压电源电路设计,沟道调制效应,沟道发生夹断后，有效沟道长度L实际上是VDS的函数。L/ L= VDS， 称为沟道调制系数。,的大小与沟道长度及衬底浓度有关。 沟道调制系效应改变了MOS管的I/V特性，进而改变了跨导。输出阻抗 r。约为1/ (ID)。,MOSFET的沟道调制效应,L,L,6.2.6 MOSFET的温度特性,体现在阈值电压、沟道迁移率与温度的关系： 1. VTT的关系 对N
10、MOS：T 增加，VTN减小； 对PMOS：T 增加，VTP增加。,2. T的关系 若E105V/cm， 为常数，约为体内迁移率的一半， 正常温度范围： 与T近似成反比关系。 3. IDST的关系,6.2.7 MOSFET交流小信号模型,低频交流小信号模型：,MOSFET高频交流小信号模型,考虑二阶效应，高频时分布电容不能忽略。,6.3 MOSFET按比例缩小,6.3.1 短沟道效应,1. 线性区中的VT下跌 2. DIBL效应 3. 本体穿通 4. 狭沟道效应,线性区中的阈值电压下跌,电荷共享模型,DIBL效应(drain-induced barrier lowering),短沟道MOSFE
11、T的漏极电压由线性区增至饱和区时，其阈值电压下跌将更严重，原因：当沟道长度足够短时，漏极电压的增加将减小表面区的势垒高度（漏极与源极太接近所造成的表面区的电场渗透），此势垒降低效应导致电子由源极注入漏极，造成亚阈值电流增加，此效应称为漏极导致势垒下降效应。,本体穿通（punch-through ）,短沟道MOSFET中，源极结和漏极结耗尽区宽度的总和与沟道长度相当。当漏极电压增加时，漏极结的耗尽区逐渐与源极结合并，因此大量的漏极电流可能由漏极经本体流向源极。 由于本体穿通效应，栅极不再能够将器件完全关闭，且无法控制漏极电流。高漏电流将限制短沟道MOSFET的工作。,狭沟道效应,当沟道宽度很狭窄
12、时，随着W的减小，阈值电压将增大，此现象称为狭沟道效应。 在沟道宽度方向，实际耗尽区大于理想耗尽区，实际耗尽区的电荷大于理想耗尽区的电荷，使VT增大。,6.3.2 按比例缩小规范,1974年，R.Dennard等提出了MOS器件“按比例缩小”的理论。 1 CE理论（constant electrical field） 2 CV理论（constant voltage） 3 QCV理论（quasi-constant voltage）,6.3.2 按比例缩小规范,按CE理论缩小的器件和电路性能,按CV理论缩小的器件和电路性能,按QCV理论缩小的器件和电路性能,6.4 CMOS与BiCMOS,CMOS
13、反相器剖面示意图,CMOS反相器,CMOS反相器剖面示意图,CMOS反相器,Latch-up (闩锁效应),PNPN结构等效电路,导通条件： 1.外界因素使两个寄生三极管的EB结处于正向偏置； 2.两个寄生三极管的电流放大倍数NPNPNP 1； 3.电源所提供的最大电流大于寄生可控硅导通所需要的维持电流IH。,Latch-up (闩锁效应),避免闩锁效应，工艺上可采取的措施：,使用金掺杂或中子辐照，以降低少数载流子寿命 阱结构或高能量注入以形成倒退阱，可以提升基极杂质浓度 将器件制作在高掺杂衬底上的低掺杂外延层中 采用沟槽隔离结构,CMOS开关（传输门）,BiCMOS,Bi-CMOS工艺是把双
14、极器件和CMOS器件同时制作在同一芯片上，它综合了双极器件高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，使其互相取长补短，发挥各自的优点，它给高速、高集成度、高性能的LSI及VLSI的发展开辟了一条新的道路。,6.5 绝缘层上MOSFET（SOI）,MOSFET被制作在绝缘衬底上，如果沟道层为非晶或多晶硅时，称为薄膜晶体管（TFT）；如沟道层为单晶硅，称为SOI。,氢化非晶硅TFT是大面积LCD以及接触影像传感器等电子应用中的重要器件。 多晶硅TFT比氢化非晶硅TFT有较高的载流子迁移率和较好的驱动能力。,半导体存储器：挥发性与非挥发性存储器。 DRAM、SRAM是挥发性存储器；
15、 非挥发性存储器被广泛应用在EPROM、EEPROM、flash等IC中,6.6 MOS存储器结构,DRAM存储单元基本结构,SRAM存储单元结构图, (a) 六管NMOS存储单元； (b)六管CMOS存储单元,SIMOS管的结构和符号,EPROM存储器结构,EPROM的存储单元采用浮栅雪崩注入MOS管(Floating-gate Avalanche-Injuction Metal-Oxide-Semiconductor, 简称FAMOS管)或叠栅注入MOS管(Stacked-gate Injuction Metal-Oxide-Semiconductor, 简称SIMOS管) Gf栅周围都是
16、绝缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮栅之后，就能保存相当长时间(通常浮栅上的电荷10年才损失30%)。 擦除EPROM的方法是将器件放在紫外线下照射约20分钟， 浮栅中的电子获得足够能量，从而穿过氧化层回到衬底中， 这样可以使浮栅上的电子消失，MOS管便回到了未编程时的状态，从而将编程信息全部擦去。,Flotox管的结构和符号,E2PROM的存储单元,E2PROM的存储单元,E2PROM的存储单元采用浮栅隧道氧化层MOS管(Floating-gate Tunnel Oxide MOS，简称Flotox)。 Flotox管也是一个N沟道增强型的MOS管，与SIMOS管相似，它也有两个栅极控制栅和浮栅，不同的是Flotox管的浮栅与漏极区(N+)之间有一小块面积极薄的二氧化硅绝缘层(厚度在210-8m以下)的区域，称为隧道区。当隧道区的电场强度大到一定程度(107V/cm)时，漏区和浮栅之间出现导电隧道，电子可以双向通过，形成电流。 E2PROM的
