《数字电路》总复习题.pptx

上传人:摩西的****12 文档编号:145195924 上传时间:2020-09-17 格式:PPTX 页数:16 大小:197.47KB
返回 下载 相关 举报
《数字电路》总复习题.pptx_第1页
第1页 / 共16页
《数字电路》总复习题.pptx_第2页
第2页 / 共16页
《数字电路》总复习题.pptx_第3页
第3页 / 共16页
《数字电路》总复习题.pptx_第4页
第4页 / 共16页
《数字电路》总复习题.pptx_第5页
第5页 / 共16页
点击查看更多>>
资源描述

《《数字电路》总复习题.pptx》由会员分享,可在线阅读,更多相关《《数字电路》总复习题.pptx(16页珍藏版)》请在金锄头文库上搜索。

1、学 海 无 涯 09 级 4 班数字电路总复习题(没有 DAC、ADC 部分!) 一、填空题 1在逻辑电路中,任意时刻的输出状态仅取决于该时刻输入信号的状态,而与信号作用前电路的状态 无关,这种电路称为 。因此在电路结构上,一般由 组合而成。 2(35)10=()2,(10101)2=()10 电路能产生周期的脉冲波形; 电路可将正弦波变成矩形波。 三态门具有 、 、 三种状态,因此常用于 结构中。, ; ; 简化和变换逻辑表达式,从而画出逻辑图。,欲将一个频率为 10kHZ 的矩形波变换成频率为 1kHZ 的矩形波,应选用 电路。 逻辑表达式Y ABC + A CD+ A BD 的最小项之和

2、的形式是: 。 分析组合逻辑电路的步骤为: ; ; ; 根据真值表和逻辑表达对逻辑电路进行分析,最后确定其功能。 为实现图逻辑表达式的功能,请将多余输入端C 进行处理(只需一种处理方法) 其中图 Y1、Y2 为TTL 电路,图 Y3、Y4 为CMOS 电路。,Y1 的C 端应 Y2 的 C 端应 Y3 的C 端应 Y4 的 C 端应,, , , 。,11 在任何时刻, 输出状态只决定于同一时刻各输入状态的组合, 而与先前状态无关的逻 辑电路称为 ,而若逻辑电路的输出状态不仅与输出变量的状态有关,而且还与系统原 先的状态有关,则称其为 。 双极性三极管饱和工作状态的条件是 。 正与门与 门等效。

3、,右图所示的波形是一个 进制 (加、减)法计数器的波形。若由触发器组成该 计数器,触发器的个数应为 ,它有 个无效状态,分别为 和 。 CP 组合逻辑电路的设计步骤为:,1,-,-,0,Q,Q1,Q2,学 海 无 涯 “逻辑相邻”是指两个最小项 因子不同,而其余因子 。 数字比较器是用于对两数 ,以判断其 的逻辑电路。 数(11011011)2 转化为八进制数是 ,十六进制数是 。 在同步计数器中,各触发器的CP 输入端应接 时钟脉冲。 有一两端输入的 TTL 与非门带同类负载门的个数为 N,已知门电路的 |IIS|=1.5mA,|IIH|=10A,|IOL|=15mA|IOH|=400A 试

4、问电路带负载门个 数 N= 。 四位双向移位寄存器T4194 的功能表如表所示。由功能表可知,要实现 保持功能,应使 ,当 RD 1,S1=1,S0=0 时,电路实现 功能。 图中所示电路中,当电路其他参数不变:仅Rb 减小时,三极管的饱和程度 ;仅 RC 减小时,三 极管的饱和程度 ,它的饱和压降UCES 。 TTL 反相器电气特性如图所示,该门电路输入短路电流 IIS=(),高电平输入 电流 IIH=()若带同类门,其带负载能力 N()。,由 555 定时器构成的施密特触发器,已知电源电压 UCC=9V 其正向阈值电压 U+= ;负向阈值 电压U-= ,回差电压UT= 。 某计数器的状态转

5、换图如图所示,试问该计数器是一个 进制 法计数器,它有 个有效状态, 个无效状态,该电路 自启动。 若用 JK 触发器组成,至少要 个。 单稳态触发器的特点是电路有一个 和一个 。 TTL 或非门多余输入端的处理是 。 7电路中的二极管均为理想二极管,判断各二极管的状态和输出电压 Vo 的大小。 D1 ;D2 ;D3 ; VO 。 26 555 定时器构成的单稳态触发器, 该电路是触发脉冲的 触发, 有两种状态: 和 ;电路要求输入信号负脉冲的宽度必须 输出脉冲宽度。 三个 JK 触发器组成的计数器,最多有效状态是 个,它是 进制计数器;若要构 成五进制计数器,最少需 个触发器,它的无效状态有

6、 个。 在下图所示的组合电路框图中 ,若 A1 , A2 A m 为输入逻辑变量 ,Y1 ,Y2Yn 为输出逻辑 函数,其输入和输出间的函数关系可表示为Y1 = f1 由此可见,组合电路的输出,2,-,-,学 海 无 涯 只决定于 而与 无关。,十六进制数(64)H 转换为十进制数则为 。 将二进制数(1101010)2 转换成十进制数是 ,八进制数是 ,十六进制数是 。 右图为 555 定时器构成的 输入与输出的波形,该电路 tw 电路正常工 作时,要求TW tw。 已知如图(a)所示各电路输出电压波形如图(b)所示,填写电路名 称。电路 1 为 ,电路 2 为 ,电路 3 。,施密特触发器

7、和单稳态触发器是一种脉冲 电路,多谐振荡器是一种脉冲 电 路。 若在时钟脉冲高电平期间 RS 端信号不发生变化,则同步 RS 触发器的状态变化是在时钟脉冲 发生的,主从RS 触发器的状态转变是在时钟脉冲 发生的 。 TTL 与非门电路中,为了提高工作速度采到了以下措施: (1) ,(2) ,(3) 。 二、选择题 1用 555 定时器组成的三种应用电路如下图所示,其中图(a)对应电路名称是 ,图(b) 对应电路名称是 ,图(c)对应电路名称是 。 施密特触发器 ;单稳态触发器 ;多谐振荡器。,以下单元电路中,具有“记忆”功能的单元电路是:() A、运算放大器;B、触发器;C、TTL 门电路;D

8、、译码器; 以下各电路中属于组合逻辑电路有 。 A、编码器B、译码器C、寄存器 D、计数器 在数字电路中,晶体管的工作状态为:(),A、饱和;,B、放大;,C、饱和或放大;,D、饱和或截止; 3,-,-,学 海 无 涯 图(a)由 555 定时器组成的何种电路 ,已知图(a)输入,输出脉冲波形如图(b)所示, 则输出脉冲的宽度Tw= 单稳态触发器 施密特触发器 多谐振荡器 TW=2.2RC TW=1.1RC,TW=,2 RC,Qn 的电路是 ,实现,6电路如图所示,指出能实现Qn1 AQn 的电路是 ,实现Qn1 A Qn1 A Qn 的电路是 。,7下图所示波形是一个 进制加法计数器的波形图

9、。试问它有 个无效状态。 A 二; B 四 ;C 六; D 八,8半加器的逻辑关系是 ( A、与非B、或非,) C、 与或非D、异或,有四个触发器的二进制计数器,它们有 种计数状态。 A、8B、16;C、 256D、64。 下列函数中等于 A 的是 。 A、A+1B、A+AC、A+ABD、A(A+B) 图中所示电路中图 的逻辑表达式 F AB,摩根定律(反演律)的正确表达式是:() A、 A B A B;B、 A B A B;C、 A B A B;D、 A B A B; 在 555 定时器组成的三种电路中,能自动产生周期为 T=0.69(R1+2R2)C 的脉冲信号的电路是 。 施密特触发器

10、;单稳态触发器 ;多谐振荡器。 指出四变量A、B、C、D 的最小项应为(),A、 AB(C D) C、 A B C D,B、 A B C D D、 ABCD,4,-,-,15右图CT54H 系列的TTL 门电路的输出状态(),A、高电平B、低电平C、高阻态,学 海 无 涯 D、无法确定;,16指出下列各种类型的触发器中能组成移位寄存器的应该是() A、基本 RS 触发器B、同步RS 触发器C、主从结构触发器,D、维持阻塞触发器;,17下列说法正确的是:() A、单稳态触发器是振荡器的一种 C、JK 触发器是双稳态触发器,B、单稳态触发器有两个稳定状态 D、振荡器有两个稳定状态,图示为一简单的编

11、码器,其中 E、F、G 是一般信号,A、B 是输出 二位二进制代码变量,今令 AB = 10 ,则输入的信号是 ()。 A、EB、FC、G 设所有触发器的初始状态皆为 0,找出下图各触发器在时钟信号作用下输出电压波形不为 0 的是: 图 。,组合逻辑电路任何时刻的输出信号与该时刻的输入信号(),与电路原来所处的状态() A、关,无关B、无关,有关C、有关,无关D、有关,有关 在函数K=AB+CD 的真值表中,F=1 的状态有多少个?() A、2B、4C、6D、7;E、16 电路如图所示,这是由定时器构成的:(),A 多谐振荡器 C 施密特触发器,B 单稳态触发器 D 双稳态触发器,23如图所示

12、TTL 电路中逻辑表达式为Y=A+B 的是 。,欲将一正弦波信号转换为与之频率相同的矩形脉冲信号,应采用:() A、单稳态触发器B、施密特触发器C、 A/D 转换器D、移位寄存器 74LS138 是线线译码器,译码为输入低电平有效,若输入为 A2A1A0=100 时,输出 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y0 为 A、00010000B、11101111C、11110111D、00000100 下列数中最小数是 。,A、 (26)10B、(1000)8421BCD C、(10010)2D、(37)8 27下列触发器中只有计数功能的是 。 A、RS 触发器B、JK 触发器C、D 触发器,

13、D、T 触发器,5,-,-,学 海 无 涯 28逻辑电路如图所示,其逻辑函数式为:(),A、 AB AB; C、 AB AB ;,B、 AB AB; D、 AB A;,29 在图中, 选择能实现给定逻辑功能 Y A 的电 路 。,D、D 边沿触发器,TTL 与非门中多余的输入端应接电平是:() A、低B、高C、地D、悬空 特性征方程中含有约束条件的触发器是:() A、主从 RS 触发器B、主从 JK 触发器C、JK 边沿触发器 CMOS 传输门相当于一个:() A、与门B、非门C、或门D、开关 不能用来描述组合逻辑电路的是:() A、真值表B、卡诺图C、逻辑图D、驱动方程,34下列电路中,不属

14、于组合电路的是:(),C、译码器D、全加器,A、数字比较器B、寄存器 35下列逻辑代数运算错误的是:( A、A+A=AB、A A 0,) C、AA = 1,D、A+ A 1,NMOS 管的开启电压UGS(th)=2V 外加漏源电压UDD=10V,为使管子截止,则要求 UGS(th) (1) 2V(2)=2V(3)2V 二进制数(1011.11)B 转换为十进制数则为: A、11.55B、11.75C、11.99D、11.30,38JK 触发器的特征方程为:(),A、Qn1 JQn KQn,B、 Qn 1 J K QnC 、 Qn1 J K Qn,D、 Qn1 J KQn,39二进制加法计数器从

15、 0 计到十进制数 12 时,需要个 触发器构成,它有 个无效状态。 A、4B、3C、8D、16,40下列逻辑代数运算错误的是:() A、A 0 0B、A+1=AC、A1 A,D、A+0=A,41如图所示CMOS 电路中逻辑表达式Y=A 的是 。,6,-,-,学 海 无 涯,42逻辑函数L(A、B、C、D)= m1,2,5,6,9 d 10.11.12.13.14.15 化简结果为:(),A、 ACD BCD ACD C、CD CD,B、 ACD BCD ACD D、CD CD,D、清除,43当 Cr=0 时,移位寄存器处于状态: A、保持B、左移C、右移 三、判断题,编码器,译码器,数据选择

16、器都属于组合逻辑电路。() 请将下列触发器的特性方程与其对应触发器用线连接起来(特性方程中,触发器的输入端用字符A、 B表示)。,T 触发器 RS 触发器 JK 触发器 D 触发器,Qn1 AQn BQn Qn1 A Qn1 A BQn AB 0 Qn1 AQn AQn,化简逻辑函数,就是把逻辑代数式写成最小项和的形式。() 对于 TTL 数字集成电路来说,在使用中应注意:电源电压极性不得接反,其额定值为 5V。() 主从 RS 触发器能够克服空翻,但不能消除不定态。() 二进制加法计数器从 0 计数到十进制 24 时,需要 5 个触发器构成,有 7 个无效状态。() 在所示的反向器电路中,为了加深三极管的饱和深度,可 以采用下列方法中的哪一种?在可以采用的方法后面画, 在不可以采用的方法后面画。,“同或”逻辑关系是,输入变量到值相同输出为 1;取值 不同,输出为零。() 有 8 个触

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 其它办公文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号