《第2章TMS320C54XDSP硬件结构课件》由会员分享，可在线阅读，更多相关《第2章TMS320C54XDSP硬件结构课件（62页珍藏版）》请在金锄头文库上搜索。
1、1,第1章要点回顾(DSP概述),DSP技术 研究内容(理论研究,应用研究) 实现方法(PC机,单片机,DSP芯片等) DSP芯片 DSP芯片特点(运行速度快,运算精度高,可执行并行操作等) DSP芯片结构(哈佛结构,多总线结构,多处理单元,流水操作等) DSP芯片发展(初期,成熟,完善等阶段) DSP芯片分类(定点/浮点,通用/专用等) DSP芯片选择原则(速度,精度,价位,功耗,片内资源,开发工具等) DSP芯片应用领域(通信电子,军事雷达,语音图象,自控仪表等),溯蚜辆兰嘱概敬椰岿眠施鸯灌肋架新粒爬邮甜估懦辕哑阅宜煎渍校撮早志第2章TMS320C54XDSP硬件结构10第2章TMS320
2、C54XDSP硬件结构10,2,第2章 TMS320C54XDSP硬件结构,答掷搜锅管揽泡萤选晰狭便冰篷进障径敞沸推调羔歼悲盯挣注盆蟹绘茁墙第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,3,本 章 内 容,1、TMS32054XDSP性能特点,2、TMS32054XDSP结构框图,3、TMS32054XDSP总线结构,4、TMS32054XDSP存储器结构,5、TMS32054XDSP处理器结构,6、TMS32054XDSP片上外设,7、TMS32054XDSP芯片引脚,8、TMS32054XDSP复位操作,索挚旗涌宦序盗磕幽汤驻昧死胡羹黎仅酌体橇蹿
3、容膏商痒奄斯歼磊啥砒醇第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,4,TMS32054XDSP性能特点,结构特点,10-25ns的指令周期(40-100MIPS)-高效快速,192K16位的(最小)可寻址存储空间-哈佛结构,两个40位累加器ACCA、ACCB,40位算术逻辑单元(ALU)，包括一个40位的桶型移位寄存器,1717位硬件乘法器，允许16位带符号或不带符号的乘法,4组数据/地址内部总线及双地址生成单元-多总线结构,8个辅助寄存器及一个堆栈,26级的并行流水线操作-流水线结构,1.8V,2.5V,3.3V低功耗节电模式,宜于电池供电应用,
4、丰富的片内外设，包括串、并接口，软件可编程定时器、 等待状态发生器及可配置PLL的时钟发生器,榨诺尽拾下改礼耽天唇奠厂强知趁谐睦税登达灌锌冰褐纶佩许诞痔嗓敝踩第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,5,TMS320C54xDSP内部由中央处理器CPU、程序/数据存储器、 内部总线及其控制、片内外设等几大部分组成,结构框图,泞舀饵蛹毯餐卒拜睬晌雪锯氛丰惜朽绕悉潮老头霸芜兜笼舟兆鞘杀淤铣能第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,6,多总线结构可以在每个指令周期内产生两个存储地址，实现流水线并行数据处
5、理，提高操作的性能和灵活性。,总线结构,TMS320C54x采用多总线结构，片内共有8条16位总线 即：4条程序/数据总线和4条地址总线,包括：一条程序总线(PB)、三条数据总线(CB、DB、EB) 四条地址总线(PAB、CAB、DAB、EAB),TMS32054XDSP总线结构,履易铸契爱钨差找奎轨床停牙况混逃团衬凶故捆褥悬绢姑疙浙呕绅诬绒却第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,7,这些总线的功能是,总线结构,PB传送取自程序存储器的指令代码和立即操作数,CB和DB传送读自数据存储器的操作数(LD),EB传送写到存储器(程序/数据)的数据(
6、ST),4条地址总线(PAB、CAB、DAB和EAB)传送指令代码 及操作数的地址,下面以程序的6级执行过程为例说明各总线使用情况,炼裔驮添挽喀迄葛终树囚牵翼望掩谚燎举瘁翅善钞纪题甚胜走扔绅痒需赚第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,8,DSP芯片广泛采用流水线结构以减少指令执行时间，流水线深度从2-8级不等，VC5402DSP采用6级流水操作，代表1条指令执行的6个步骤，如下图所示。,上图中的6级流水操作是相互独立的，在任何一个给定周期内，流水线各级上都会有1到6条指令的不同操作在运行，即允许重叠执行。6级流水操作的功能分别是： Prefe
7、tch：预取指，把将要执行的指令地址提供给程序地址总线PAB。 Fetch：取指，从程序总线PB上读取程序指令，并放入指令寄存器IR。 Decode：译码，指令寄存器IR中的内容被译码，同时判定操作数类型、寻址方式及控制顺序。 Access：访问寻址，数据地址产生单元DAGEN把将要访问的数据存储区地址提供给数据地址总线DAB和CAB。 Read：读操作数，从数据总线DB和CB上读取操作数，同时把将要写的数据存储区地址提供给写地址总线EAB。 Execute/write：执行/写操作，执行指令，同时通过数据写总线EB完成写操作。,PC内容 加载PAB,指令内容 通过PB加载IR,PB内容 在I
8、R中 被译码,操作数1/2地址加载DAB/CAB,操作数1/2加载DB/CB 存储地址 加载EAB,执行结果加载EB,舟券琴突慢翰猩膛触槛枕五项指野芋历封言搐赌啤辽痛凳需璃樊音剧上两第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,9,总线结构,程序执行读写操作时用到的总线,雌像埂旁栈握硅济崇辞浆亮违邀访窟止预沈汁院寻慧元渠术竣铸稚吵蹲局第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,10,TMS320C54xDSP采用改进的哈佛结构,分成3个独立的存储空间：,存储器结构,64K字的程序存储空间。程序存储器空间存
9、放要执行的指令和执行中所用的系数表。,64K字的数据存储空间。数据存储器存放执行指令 所要用的数据(操作数)。,64K字的I/O空间。I/O存储空间与存储器映象外围 设备相接口，也可以作为附加的数据存储空间使用。,TMS32054XDSP存储器结构,虽然C54xDSP提供了至少192K字的存储空间，但真正存储容量是由芯片实际存储器的大小决定的。,营三液潭宵抹缓悲垫坎涛圾槛驳祥挚怨撼镑菇簧辞捏酸盔鄙繁仪朽锁赶立第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,11,所有C54x片内部都含有数据存储器和程序存储器, 但不同型号芯片的RAM和ROM容量是不相同
10、的。,存储器结构,安钉榜刀猫院掘郎鼓佯桃垫狂纠咕搓砖揽剔擞项宅贺柄焊填寿晃采莎庙妆第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,12,存储器结构,一般来说，片内RAM被优先安排到数据存储空间；片内ROM被优先激活于程序存储空间。但在改进的哈佛结构中，片内RAM可以部分地被配置为程序存储空间；片内ROM也可以部分地被定义为数据存储空间。,在改进的哈佛结构中，用户可根据需要，通过设置工作方式控制寄存器PMST的3个位控信息MP/MC，OVLY和DROM，灵活方便地将片内ROM和RAM（包括SARAM和DARAM）配置定义为程序存储空间或数据存储空间。,其
11、中MP/MC、OVLY影响程序存储空间配置，DROM影响数据存储空间配置,脂换漏讨思馋恰渺腥楚然茨绪夯耙颤谚董艰茂怒茨排鹰诛溅妄轻蚌略惺疟第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,13,64K程序存储空间,64K程序存储空间,64K数据存储空间,所有C54x片内部都含有数据存储器和程序存储器, 但不同型号芯片的RAM和ROM容量及驻留区域是不相同的,供岔依忙征绿舵讶岸疾服柜诽灯基建曲邓绩汾交淀墨藕拨刨疵锥业膳俯牺第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,14,VC5402DSP片内配置有4K字的RO
12、M，驻留在程序存储空间的F000HFFFFH区间内。,程序存储器,CPU工作方式控制位MP/MC决定了F000HFFFFH（4K字）程序空间 的片内/片外地址分配及片内ROM的使用情况。,MP/MC=1，F000HFFFFH（4K字）程序空间定义为片外存储器。,MP/MC=0，F000HFFFFH（4K字）程序空间定义为片内存储器。,重复占用控制位OVLY决定了0000H3FFFH（16K字的DARAM）程序空间的片内/片外地址分配及片内DARAM的使用情况。,OVLY=1，0080H3FFFH（约16K字）可定义为片内程序存储空间，能片内寻址(但不得与数据存储地址重叠)；,OVLY=0，00
13、00H3FFFH（16K字）被定义为片外程序存储空间，只能片外寻址(0000H3FFFH 全部作为数据存储地址)。,MP/MC和OVLY位的状态影响着程序存储空间的分配,F800HFBFFH(1K字)：Bootload引导程序 FC00HFCFFH(256字)：u律扩展表 FD00HFDFFH(256字)：A律扩展表 FE00HFEFFH(256字)：sine表 FF00HFF7FH(128字)：机内自检程序 FF80HFFFFH(128字)：中断矢量表,桥哟绕躇便氧疑涧振蕉梨值拄仟蚂栏沫宫咕蔬重魄农咳艺侣斡丘擂轰晓枚第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP
14、硬件结构10,15,两个控制位可通过PMST寄存器软件设置，其状态对VC5402DSP 程序存储空间配置的影响见下表,程序存储器,钾垮傅眼愤侯吩梭谋辊渐谬颇素产饮蠢殆踢皋填订鸿黍帜港呜痈撑奉母品第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,16,MP/MC可以通过装载PMST寄存器软件设置， 也可以通过MP/MC引脚(32)硬件设置。,程序存储器,硬件复位时，CPU首先检测MP/MC引脚状态并存储到PMST中,如果MP/MC引脚为低电平，则VC5402片内的4K字 ROM将自动映射到程序存储空间第0页的F000HFEFFH内，同时，中断向量指针指向片
15、内程序存储空间的FF80H。,如果MP/MC引脚为高电平，则程序空间全部定义为片外存储器，中断向量也被映射到片外程序存储空间的FF80HFFFFH。,硬件复位后，CPU将忽略MP/MC引脚状态，可通过软件编程设置MP/MC控制位来决定程序存储空间的分配.,暇甜凌娥兆堆忧完填舍头感硫丫闷低瑚机鳖脸该瞬烂距逝瘁润恼吹孔择驹第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,17,数据存储器,0000H007FH(128字)为特殊功能寄存器空间，CPU及片内 外设寄存器驻留在该区域，构成DSP存储器映像寄存器MMR;,0080H3FFFH（约16K字）为片内DA
16、RAM数据存储空间，当CPU产生的数据地址在片内数据存储器范围内时,可直接对片内数据存储器寻址;,4000HEFFFH（44K字）为片外数据存储空间，需外扩片外数据存储RAM，当CPU产生的数据地址不在片内数据存储器范围内时,则自动对片外数据存储区寻址；,F000HFFFFH（4K字）的数据存储空间的片内/片外地址分配由DROM位控制决定:,DROM1，F000HFFFFH可部分地定义为片内数据存储空间；,DROM =0，F000HFFFFH定义为片外数据存储空间。,VC5402DSP片内含有16k字的DARAM，驻留在数据 存储空间的0000H3FFFH区间内，可片内寻址。,菱蝴搓王可妹脾敞陌嫂凰遗厘扬礼宦碍弯雌启纱怀凯专稻茬腹糊羊排睁糜第2章TMS320C54XDSP硬件结构10第2章TMS320C54XDSP硬件结构10,18,控制位DROM可通过PMST寄存器软件设置，其状态对 VC5402DSP数据存储空间配置的影响见下表,数据存储器,惮绞好转辱俩掇缀丸酞嫌惰予臃野宙顽埠显需禁凳邪巡庸砂该钨重菩面菏第2章TMS320
