转速测量显示逻辑电路设计

《转速测量显示逻辑电路设计》由会员分享，可在线阅读，更多相关《转速测量显示逻辑电路设计（20页珍藏版）》请在金锄头文库上搜索。

1、题目_转速测量显示逻辑电路设计_班级_ _学号_姓名_指导_时间_电工电子技术课程设计任务书姓名 _ 班级 _ 指导老师 设计课题：转速测量显示逻辑电路设计设计任务与要求转速的测量，在工业控制领域和人们日常生活中经常遇到，要准确地测量转轴每分钟的转速，可采用图示的数字控制系统。在转轴上固定一个地方涂上一圈黑带，留出一块白色标记。当白色标记出现时，光电管就能感受到输入的光信号，并产生脉冲电信号。用计数器累计所产生的脉冲数，并使计数器每分钟做一次清零，就可以记下每分钟的转速。在每次周期性的清零前一时刻，将计数器记下的数值传送到寄存器存储，寄存器中存储的数在以后的一分钟内始终保持不变，并进行显示，这

2、就是欲测的转速。设计任务和要求1 转速显示范围为 09999 转/分。2 单位时间选为一分钟。转速显示是前一分钟转速的测量结果，或者数字连续显示计数过程，并将每分钟最后时刻的数字保持显示一个给定时间，然后再重复前述过程。设计步骤1、 阅相关资料2、 进行总体方案设计与论证，画框图；3、 进行单元电路的设计；4、 元器件选择与参数计算；5、 用四号图纸绘制原理图；6、 撰写设计说明书，字数不得少于 2500 字；7、 参考文献。参考器材：光电传感器装置、74LS290 、74LS123 、74LS175、74LS248 及门电路、阻容元件参考文献数字集成电子技术教程 李世雄，丁康源主编电子技术基

3、础（数字部分） 康华光等编数字电子技术基础 阎石等数字电子技术基础简明教程 ，清华大学电子学教研组编目录1、 总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12、 信号拾取与整形（整形电路）. . . . . . . . . . . . . . . . . . .a3、 计数电路（计数器） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .b4、 锁存电路（锁存器） . . . . . .

4、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .c5、 译码显示电路（译码器、显示电路）. . . . . . . . . . . . . . . . . . . . . . . . . . .d6、 总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .e7、 总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5、. . .f8、 元件清单；. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .g9、 参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .h10、 设计心得体会. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . i1、 总体方案与原理说明1.1 设计思路根据任务和要求，

6、我选择的是直射型测量方式。在转轴上套装一圆盘，圆盘有空孔，反射器和感应器在上下两边，在遮光处感应器接受不到信号，读数为零，待转到空孔处时，感应器接收到光信号，再转化成电信号，储存起来，计数为 1.。装置有整形电路，计数器，锁存器，译码器，显示电路，时钟电路，单稳态电路。1.2 原理框图整形电路计数器锁存器译码器显示电路时钟电路单稳态2.信号拾取与整形（整形电路）信号拾取基本原理图如下：1 2A40106R24K7R11KVCC电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光轮子挡住，所以接收管处于截止状态，1 端为高电平。当电机转动一圈，会使接收管导通一次，1 端输出一个低

7、电平，1 端波形为：在实际电机工作状态中，会受到各方面的干扰，波形会存在许多杂波成分，需要对波形进行处理，处理成符合记计数器所需要的矩型波。波形处理电路有一个施密特触发器组成，如上图。当输入电压逐步升高时，致使 VI施密特上 VT+，内部触发器发生翻转。当 VI 逐步下降时，致使 VIVT-。所以只要 VIVT+电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。典型的施密特其工作波形如下：本施密特触发器选用 40106，管脚如下，可以看出内部含有六路同样的施密特触发器，我们只使用其中一组，3. 计数电路（计数器）本电路采用四个同步计数器接成串行工作方

8、式，查数字电路产品资料后，准备采用 CD4518，管脚如下图，该 IC 是一种同步加数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别是和。该计数器是单路系列脉冲输入（1 或 2 脚；9 或 10 脚），4 路 BCD 码输出（36 脚；1114 脚） 。其工作波形如下：从 4518 应用手册给出的真值表看出，CD4518 有两个时钟输入端CP 和 EN（ENABLE A 或 B） ，若用时钟上升沿触发，信号从 CP 端输入，此时 EN 端接高电平“1” ，若用时钟下降沿触发，信号从 EN 端输入，CD4518 管脚输入输出波形此时 CP 端应接低电平“0” ，不仅如此，清零端（

9、RESET）也应该保持低电平“0” ，只有满足了这些条件，电路才会处于计数状态。我们还从真值表里可以得出，利用 EN 端下降沿触发的特点组成 N 位十进制计数器。从波形分析，当输入端的计数脉冲到第 10 个时，电路自动复位 0000 状态，因为 4518 没有进位功能的引脚，所以应该充分利用第6 或 14 脚输出脉冲的下降沿，利用该脉冲和 EN 端相连，就可以实现电路进位的功能，根据分析结果，电路设计如下：CLK9EN10R15Q011Q112Q213Q3142B4518CLK1EN2R7Q03Q14Q25Q362A4518CLK9EN10R15Q011Q112Q213Q3141B4518CL

10、K1EN2R7Q03Q14Q25Q361A4518vccreset另外从 4518 波形参数表可查其 RESET 端所需的清零电平宽度在 VDD=5V 时应CD4518 真值表计数脉冲该大于 250ns，既清零信号宽度应至少大于 250ns 才能有效的将计数器清零，从测量的准确度要求来看，250ns 周期的频率 f=1/=1/250=4M，远远大于我们所测量的频率最高值 10KH，所以我们至少可以将其运用与小于 M 级别频率的测量。现在可以得出结果清零信号宽度应大于 250ns，以此做为时钟设计电路的参考数据。4.锁存电路（锁存器）锁存集成有电平和边沿触发之分，设计时要充分考虑进去，内部构造大

11、都采用 D 触发器形式，使用电平或者脉冲方式来触发。而从前面的分析看，本次设计的锁存电路必须采用边沿触发方式的集成电路来实现，因为假如采用电平方式的话，那么在秒脉冲的正半周（既高电平）会使锁存器一直处于导通状态，不能正常显示测量值。因此采用边沿触发就可以在极短的时间内将所需要的数据进行传送，而在其它时间内处于封闭状态。查阅数据集成资料并，发现 8D 锁存器 74LS324 正适合要求，这款集成多在计算机电路中运用，而且容易购买，此集成为 20 脚封装，内部有8 个 D 锁存器，采用两个这样的集成便可以实现 4 位 10 进制的的数据传输，它以上升沿作为 CP 端（即 CLK）的有效触发，将 8

12、 个 D 输入同时打到输出 Q 端，在输出端加有三态驱动，其内部其管脚排列如下右图，内部构造（单个 D 触发器）如下右图从此集成参数和真值表（如下） ，在其（1）脚使能端加上低电平才能有效得使输出端得到所需的数据，其他状态不传送数据，也可从上图分析此（1）脚是控制三态门的，相当于电路的通断开关，只有接低电平，电路才能正常工作。左图可知在满足了 OE 端低电平的条件下，只有在 CP 端的上沿到来时间才能使 Q端有效翻转，达到我们预期设计所需要的边沿触发的要求。但从时钟的角度出发，对 374 的边沿特性仍然有要求，因为电路要求对锁存器进行锁存以后才能将计数器清零，否则在锁存未稳定前就将计数器清零势

13、必造成显示的错误。我们从 374 应用手册中给出的数据中可知，在 cp 端的上升沿到来时，从 Q 端输出延时有 1528ns，数据和波形分别如下：时隙 极限(ns) 测试环境min maxTplhTphl15192828CL=45pfRL=667因此从 CP 端的上沿到达时既超过 1 .3V 电压时，可以使 Q 端翻转，而且能够在至少在 28ns 以内完成触发器翻转的任务，只要在此时间内计数器不清零就可以使电路正常工作，时钟设计时就可以此为依据。5.1 译码显示电路（译码器、显示电路）市场上比较多见数码显示器件是 LED 数码管，它有亮度高、售价低等特点，非常适合本电路制作。数码管的外形尺寸和

14、内部构造如图所示，主要参数如下：1.6V4.2V；功耗400mW，工作电流10mA；分共阳共阴两种极性，本电路选用共阴。其引脚按顶视图的（1）脚开始，顺时针读数， （3）脚和（8）脚为公共脚，其中（5）脚为小数点，本电路不做连接。引脚分别如下：数码管与配套的驱动集成器件一起工作，通常称为段译码器。查阅译码集成，发现有很多都能与管很好的协调工作，最后确定为 CD4543，它是一种中功率器件，在额定 5V 电压下输出 4.5V 的最大电压，输出电流达 1mA 左右，本电路总共需要 4 块 CD4543。管脚排列如下：a b c d e f g dp电源负端1 2 3 4 510 9 8 7 6 E

15、 D C dpG F A B集成从（2）（5）脚依次输入二进制 BCD 码的高位到低位， （9）脚15 脚输出点燃数码管所需要的二进制电压，(1)端为琐存控制， （7）端位消隐端， （6）端为 L6CD 用。同时，从原先的设计思路出发， （1）脚锁存端不使用，再结合其真值表， （1）脚需接高电平，而（6） 、 （7）均需接底电平，满足此要求才能正常工作。译玛器和数码管工作的方式一般有动态扫描和静态驱动两种，前着电路工作原理较为复杂，数码管处于连续依次被点燃状态，利用人眼视觉惰性产生数字显示静态的效果，通常只用两块集成就可以完成译码和显示的工作。而静态工作状态中，数码管持续点燃，在特定时间的更新显示，所以显示无视觉闪烁，而且电路调试简单，本电路考虑到前级74LS324 已经锁定数据，因此配合静态工作能很好完成显示的工作，所以本电路选用静态连接。根据管脚分布和译码参数及管脚分布，电路设计如下：abfcg deDPYLEDgn7 6 4 2 1 9 10a b c d e f gabfcg deDPYLEDgn7 6 4 2 1 9 10a b c d e f gabfcg deDPYLEDgn