2019年LCD工作原理介绍课件

《2019年LCD工作原理介绍课件》由会员分享，可在线阅读，更多相关《2019年LCD工作原理介绍课件（85页珍藏版）》请在金锄头文库上搜索。

1、LCD 控制器,4.11.1 LCD工作原理 如图4-24 所示，LCD 的横截面很像是很多层三明治叠在一起。每面最外一层是透明的玻璃基体，玻璃基体中间就是薄膜电晶体。颜色过滤器和液晶层可以显示出红、蓝和绿三种最基本的颜色。通常，LCD后面都有照明灯以显示画面。,一般只要电流不变动，液晶都在非结晶状态。这时液晶允许任何光线通过。 液晶层受到电压变化的影响后，液晶只允许一定数量的光线通过。光线的反射角度按照液晶控制。 当液晶的供应电压变动时，液晶就会产生变形，因而光线的折射角度就会不同，从而产生色彩的变化。,一个完整的TFT 显示屏由很多像素构成，每个像素象一个可以开关的晶体管。这样就可以控制T

2、FT 显示屏的分辨率。 如果一台LCD的分辨率可以达到1024 x 768 像素 (SVGA)，它就有那么多像素可以显示。,4.11.2 S3C44B0X LCD 控制器介绍,S3C44B0X内置LCD控制器可以支持规格为每像素2位（4级灰度）或每像素4位（16级灰度）的黑白LCD。也可以支持每像素8位（256级颜色）的彩色LCD屏。 LCD控制器可以通过编程支持不同LCD屏的要求，例如行和列像素数，数据总线宽度，接口时序和刷新频率等。 LCD控制器的主要的工作，是将定位在系统存储器中的显示缓冲区中的LCD图像数据传送到外部LCD驱动器。 其内部结构框图如图4-25所示。,寄存器控制对18个可

3、编程LCD控制寄存器进行配置； DMA传送控制自动将显示帧缓冲区数据经由数据控制,传送到LCD屏； 数据控制将显示数据以4/8单扫描或4位双扫描模式输出数据VD7:0 ； 信号产生电路产生 VFRAME、VLINE、VCLK、 VM等信号。,LCD控制器的外部接口信号 VFRAME： LCD控制器和LCD驱动器之间的帧同步信号。该信号告诉LCD屏新的一帧开始了。 LCD控制器在一个完整帧显示完成后立即插入一个VFRAME信号，开始新一帧的显示；该信号与LCD模块的YD信号相对应。 VLINE： LCD控制器和LCD驱动器之间的线同步脉冲信号，该信号用于LCD驱动器将水平线（行）移位寄存器的内容

4、传送给LCD屏显示。 LCD控制器在整个水平线（整行）数据移入LCD驱动器后，插入一个VLINE信号；该信号与LCD模块的LP信号相对应。, VCLK：LCD控制器和LCD驱动器之间的像素时钟信号，由LCD控制器送出的数据在VCLK的上升沿处送出，在VCLK的下降沿处被LCD驱动器采样；该信号与LCD模块的XCK信号相对应。 VM：LCD驱动器的AC信号。VM信号被LCD驱动器用于改变行和列的电压极性，从而控制像素点的显示或熄灭。VM信号可以与每个帧同步，也可以与可变数量的VLINE信号同步；该信号与LCD模块的DISP信号相对应。 VD3:0：LCD像素点数据输出端口。与LCD模块的D3:0

5、相对应。 VD7:4：LCD像素点数据输出端口。与LCD模块的D7:4相对应。,4.11.3 LCD控制器的操作,1. 显示类型 S3C44B0X的LCD控制器支持3种LCD驱动器：4位双扫描，4位单扫描，8位单扫描显示模式。其中，8位单扫描方式如图4-26所示。 图 4-26 8位单扫描方式 8位单扫描显示采用8位并行数据线进行“行”数据连续移位输出，直到整个帧的数据都被移出为止。 彩色像素点的显示要求3种颜色的图像数据，这使得行数据移位寄存器需要传输3倍于每行像素点个数的数据。这个RGB数据通过平行数据线连续地移位至LCD驱动器。,图4-27是LM057QC1T01的扫描模式图，可见LM0

6、57QC1T01是按照8位单扫描模式工作的。在8位单扫描方式中，LCD控制器的8条（VD7:0）数据输出可以直接与LCD驱动器连接。 图 4-27 LM057QC1T01的扫描模式图,2. 像素点字节数据格式（BSWP=0） 在彩色模式下，1个字节8位（3位红色、3位绿色、2位蓝色）的图像数据对应于一个像素点。像素点字节在存储器中保存的格式为332模式，如表表4-59所示。,表4-59 像素点字节数据格式表,3. 虚拟显示,S3C44B0X支持硬件方式的平行或垂直滚动。 如果要使屏幕滚动，可以通过修改LCDSADDR1和LCDSADDR2寄存器中的LCDBASEU和LCDBASEL的值来实现。

7、 但不是通过修改PAGEWIDTH和OFFSIZE来实现。如果要实现滚动，则显示缓冲区的大小要大于LCD显示屏的大小。 LCDBASEU、LCDBASEL、PAGEWIDTH和OFFSIZE的定义如图4-28所示，LCDBASEU帧缓冲区的开始地址，在突发4字存取模式,最低4位必须取消。,LCDBASEL由LCD尺寸和LCDBASEU值确定,公式为: LCDBASEL=LCDBASEU+(PAGEWIDTH+OFFSIZE)(LINEVAL+1) 其中: PAGEWIDTH为显示存储区的可见帧宽度（半字数); OFFSIZE为某一行的第一个半字与前一行最后一个半字之间的距离; LCDBANK指

8、定视频缓冲区在系统存储器内的bank地址（ENVID1时，该值不能改变）。,4. 查找表,S3C44B0X可以支持调色板表(即查找表)，用于各种色彩选择或灰度级别的选择。 这种方法给予用户很大的灵活性。 查找表也称为调色板，在灰度模式中，通过查找表可以在16级灰度中选择4级灰度; 在彩色模式中，1个字节的图像数据是用3位来表示红色，3位表示绿色，2位表示蓝色。,通过查找表，可以选择16级红色中的8级红色，16级绿色中的8级绿色，16级蓝色中4级蓝色。256色意味着所有颜色都是由8种红色，8种绿色和4种蓝色构成（884256）。 参考后面小节关于查找表寄存器的说明. 例如: REDLUT（红色查

9、找表寄存器），1个字节的3位是表示红色的，这3位可以取值000、001、010111共8个值。取某个值时，对应的色彩级别究竟是多少，就在查找表中设定。每个色彩级别由4位数据表示，因此共有16个色彩级别可供选择。,4.11.4 LCD 控制器专用寄存器,LCD控制器主要提供液晶屏显示数据的传送时钟和各种信号产生与控制功能。 1. LCD 控制参数设定 VFRAME和VLINE脉冲的产生通过对LCDCON2寄存器的HOZVAL和LINEVAL域进行配置来完成。每个域都与LCD的尺寸和显示模式有关。 HOZVAL和LINEVAL可以通过下式计算出来: HOZVAL=(显示宽度/VD数据线的位数)1,

10、在彩色模式下： 显示宽度=3每行的像素点数目 例如: 我们采用的LCD，HOZVAL=(3203/8)1 在单扫描显示类型下: LINEVAL=(显示宽度)1； 在双扫描显示类型下: LINEVAL=(显示宽度/2)1； 例如: 对于我们采用的LCD，LINEVAL=240-1,VCLK信号的频率可以通过LCDCON1寄存器的CLKVAL域来确定。它们存在以下关系： VCLK(Hz)=MCLK/(CLKVAL2) LCD控制器的最大VCLK频率为16.5MHz，这使得LCD控制器几乎支持所有已有的LCD驱动器。 由于上述关系，CLKVAL的值决定了VCLK的频率，为了确定CLKVAL的值，应该

11、计算一下LCD控制器向VD端口传输数据的速率，使得VCLK的值大于数据传输的速率。,数据传输速率通过以下的公式计算： 数据传输速率HSVSFRMV 其中HS是LCD的行的尺寸,VS是LCD的列的尺寸，FR是帧速率，MV是模式值，取值如表4-60所示。,表4-60 显示模式与MV对照表,假设HS = 320；VS = 240；FR =70; MV = 3/8。 数据传输速率320240703/8 2019000 VCLK的值应大于2M，小于16M，因此CLKVAL可以取值315。 VFRAME信号的频率与LCDCON1和LCDCON2寄存器中的WLH（VLINE脉冲宽度）,WHLY（VLINE脉

12、冲之后VCLK的延时宽度），HOZVAL,VLINEBLANK,和LINEVAL有关。,大多数的LCD驱动器需要适应的帧频率，LM057QC1T01的帧频率范围是70Hz80Hz。 帧频率的计算可以依据下式： 帧频率(Hz) = 1/(1/VCLK)(HOZVAL+1)+(1/MCLK) (WLH+WDLY+LINEBLANK)(LINEVAL+1) 其中VCLK=8M,HOZVAL=119,MCLK=64M,LINEVAL=239,2. LCD 控制寄存器1/2/3 LCDCON1/2控制寄存器主要配置VFRME、VCLK、VLINE和VM控制信号，LCDCON3控制LCD刷新模式。如表4-

13、61、4-62、4-63所示。 3. 帧缓冲区起始地址寄存器 1/2/3 LCDSADDR1/2/3 为帧缓冲区起始地址寄存器，其位定义如表4-64、表4-65、表4-66所示。 4红绿蓝查找表寄存器 红色查找表寄存器定义如表4-67所示。 5抖动模式寄存器,4.12 IIS-BUS 接口,4.12.1 IIS-BUS概述 S3C44B0X IIS（Inter-IC Sound）接口能用来连接一个外部8/16位立体声声音CODEC。 IIS总线接口对FIFO存取提供DMA传输模式代替中断模式，它可以同时发送数据和接收数据也可以只发或只收。,1特征 支持IIS格式与 MSB-justified格

14、式，每个通道16，32，48fs 的串行位时钟（fs为采样频率） 每个通道可以8位或16位数据格式。 256，384fs主时钟 对主时钟和外部CODEC时钟的可编程的频率分频器 32字节（2*16）的发送和接收FIFO (每个FIFO组织为8*半字) 正常和DMA传输模式,2IISBUS 结构,如图4-29所示，BRFC包括: 总线接口、内部寄存器和状态机，他控制总线接口逻辑和FIFO访问； 3位的双分频器包括一个作为IIS总线主设备时钟发生器，另外一个作为外部编解码器的时钟发生器; 16字节发送和接收FIFO完成发送数据写入发送FIFO，接收数据从接收FIFO中读出功能； 主设备串行比特时钟

15、发生器（主设备模式），将从主设备时钟中分频得到串行比特数时钟； 声道发生器和状态器 生成和控制IISCLK和IISLRCK，并且控制数据的接受和发送； 16移位寄存器在发送数据时将数据由串变并，接收数据时做相反的动作。,4.12.2 传输方式,1正常传输模式： IIS控制寄存器有一个FIFO准备好标志位，当发送数据时，如果发送FIFO不空，该标志为1，FIFO准备好发送数据，如果送FIFO为空，该标志为0。 当接收数据时，如果接收FIFO不满，该标志设置为1，指示可以接收数据，若FIFO满，则该标志为0。 通过该标志位，可以确定CPU读写FIFO的时间，通过该方式实现发送和接收FIFO的存取来

16、发送和接收数据。,2DMA传输方式： 发送和接收FIFO的存取有DMA控制器来实现，由FIFO准备好标志来自动请求DMA的服务。 3发送和接收同时模式： 因为只有一个DMA源，因此在该模式，只能是一个通道（如发送通道）用正常传输模式，另一个通道（接收通道）用DMA传输模式，反之亦然，从而实现同时工作目的。,4.12.2 声音串口格式,1IIS-BUS 格式 IIS有四条线，串行数据输入（IISDI），串行数据输出(IISDO),左/右通道选择（IISLRCK）和串行位时钟(IISCLK)；产生IISLRCK和IISCLK信号的为主设备，如图4-30所示 。,串行数据以2的补码发送，首先发送高位。发送器总是在IISLRCK变化的下一个时钟周期发送下一个字的高位。LR通道选择线指示当前正发送的通道。 图 4-30 IIS-BUS格式（8或16位）,2MSB JUSTIFIED 格式 如图4-31所示，MSB JUSTIFIED 格式与IIS不同的地方是它总是当IISLRCK变化时发送下一个字的高位。 图 4-31 MSB JUSTIFIED 格式（8或16位）,4.12