《MEMS各种仿真软件的比较分析（9月11日）.pptx》由会员分享，可在线阅读，更多相关《MEMS各种仿真软件的比较分析（9月11日）.pptx（17页珍藏版）》请在金锄头文库上搜索。
1、1,MEMS 器件、仿真与系统集成期中测验（三） （占考试成绩的 20%，中英文答题均可，5 月 30 日交电子版。任课教师：陈剑鸣） 研究生： 段海军（签字） 学号： 2010211014 MEMS 设计、仿真软件的综合比较。（占本课程的 20%）。 具体要求： 用表格形式对 MEMS 常用的软件进行比较。比较的软件四大 类： TannerPro （ 主要是 L-edit ）， HFSS,CoventorWare ， IntelliSense，ANSYS 2）比较的内容： 公司、厂家； 软件的总体描述； 软件的模块关系（模块组成）； 按模块来阐述的主要用途； 按模块来阐述的性能参数； 软件所
2、做的实例图（分模块）。 你对此软件（或者是具体模块）的看法和评价，不少于 5 个模 块。 作业作答如下：由于制作表格不是很方便，每个软件包含的内容非常 多，所以我采用如下形式的方式来分析比较上面五个软件。 TannerPro（主要是 L-edit） 1.1 公司、厂家： Tanner Research 公司,软件的总体描述 Tanner 集成电路设计软件是由 Tanner Research 公司开发的基于 Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括 S-Edit，T-Spice，W-Edit，L-Edit 与 LVS，从电路设计、分析模拟到电路布局 一
3、应俱全。其中的L-Edit 版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro 是 Tanner EDA 软件公司所出品的一个 IC 设计和验证的高性能 软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从 IC 设 计到输出，以及最后的加工服务，完全可以媲美百万美元级的 IC 设计软件。 L-Edit Pro 包含IC 设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route) 、线上设计规则检查器（ DRC ）、组件特性提取器（ Device Extractor）、设计布局与电路 netlist 的比较器(LV
4、S)、CMOS Library、Marco Library，这些模块组成了一个完整的 IC 设计与验证解决方案。L-Edit Pro 丰 富完善的功能为每个 IC 设计者和生产商提供了快速、易用、精确的设计系统。 Tanner Tools Pro 是一套集成电路设计软件，包含以下几种工具： S-Edit (编辑电路图)。 T-Spice（电路分析与模拟）。 W-Edit （显示T-Spice 模拟结果）。 L-Edit （编辑布局图，自动布局布线，DRC，电路转化）。 LVS （版图和电路图对比）。 软件的模块关系及其主要用途与实例图 S-Edit模块：可以继续在Core模块中继续寻找更低一级
5、的模块，直至到MOS 晶体管。 T-Spice 模块：是电路仿真与分析的工具，文件内容除了有元件与节点的描 述外，还必须加上其他的设定。有包含文件（include file）、端点电压源设置、 分析设定、输出设置。 L-Edit 模块：是一个布局图的编辑环境功能包括设计导航、分析图层、截 面观察、设计规则检查、转化等。 LVS 模块：是用来比较布局图与电路图所描述的电路是否相同的工具，也就 是说比较S-Edit 绘制的电路图与L-Edit 绘制的布局图是否一致。,图 1 S-Edit 模块界面图 2,图 2 S-Edit 实例图,图 3（a）T-Spice 模块等效电路图 1.4 Tanner
6、 Pro 软件的设计 Tanner Pro 软件的设计流程可用 编辑出电路图，再将该电路图输出成 拟并输出成 SPICE 文件，如果模拟 T-Spice 模拟结果无误，则以L-Edit 计后要以 DRC 功能做设计规则检查， 设计规则检查无误为止。将验证过的,（b）模拟仿真结果 程 下图 4 所示；将要设计的电路先以S-Edit PICE 文件。接着利用T-Spice 将电路图模 果有错误，N 回 S-Edit 检查电路图，如果 行布局图设计。用L-Edit 进行布局图设 违反设计规则，再将布局图进行修改直到 局图转化成 SPICE 文件，再利用T-Spice,流 如 S 结 进 若 布 模拟
7、，若有错误，再回到 L-Edit 修改布局图。最后利用 LVS 将电路图输出地 SPICE 文件与布局图转化的 SPICE 文件进行对比，若对比结果不相等，则回去修改 L-Edit 或S-Edit 的图；直到验证无误后，将 L-Edit 设计好的布局图输出成 GDSII 文件类型，再交由工厂去制作半导体过程中需要的光罩。 如下是 Tanner 数字 ASIC 设计流程图：,图 4 Tanner 数字 ASIC 设计流程图 1.5 L-Edit 模块介绍 （1）L-Edit 画图布局详细步骤 3,1）打开L-Edit 程序，保存新文件。 2）取代设定（File-Rep lace Setup）。
8、3）环境设定（Setup-Design）。 4）选取图层。 选择绘图形状绘制布局图。 设计规则设定（MOSIS/OPBIT 2.OU）和设计规则检查（DRC）。 检查错误，修改（移动）对象。 再次进行设计规则检查。 使用 L-Edit 画 PMOS 布局图 用 到 和 图 层 包 括 N Well,Active, N Select, P Select, Poly, Metal1,Metal2,Active Contact,Via。 绘制 N Well 图层：L-Edit 编辑环境是预设在P 型基板上，不需定义 P 型 基板范围，要制作 PMOS，首先要作出 N Well 区域。根据设计规则 W
9、ell 区电最 小宽度的要求（10 ），可画出 N Well 区。 绘制Active 图层：定义MOS 管的范围。PMOS 的Active 图层要绘制在N Well图层之内。根据设计规则要求，Active 的最小宽度为 3 。可在 N Well 中 画出 Active 图层。 绘制 P Select 图层：定义要布置P 型杂质的范围。绘制前进行 DRC 可 发现相应错误。绘制时注意遵守规则：Not Selected Active。绘制时注意遵守 规则：Active to P-Select Edge 最小 2 。同时还要注意 pdiff 层与N Well 层 要遵守 5 。 绘制 Poly 图层
10、：定义成长多晶硅，最小宽度 2 。 绘制 Active Contact 图层：源极、漏极接电极需要。标准宽度 2 。 绘制 Metal1 图层：最底层的金属线。,（3,端,图 5 使用 L-Edit 画 PMOS 布局图 ）使用 L-Edit 编辑标准逻辑元件 1）标准元件库中的标准元件的建立符合某 口的位置。标准元件分为逻辑元件与焊垫元件,些限制，包括高度、形状与连接 。 2）操作流程：进入L-Edit-建立新文件-环境设定-绘制接合端口-绘制多种,图层形状-设计规则检查-修改对象-设计规则检查 3）绘制接合端口：每一个标准元件一个特殊的端口叫做接合端口，它的范 围定交出元件的尺寸及位置即元
11、件的边界。 4,5,绘制电源与电源接口:典型标准元件的电源线分布在元件的上端和下端。 注意标准单元库中的每一个标准元件其电源端口必须有相同的真对高度，且电源 端口的宽度必须设定为 0，位置必须贴齐 Abut 范围的两边。 绘制 N Well 层：在 P 型基板上制作 PMOS 的第一步流程。横向 24 格， 纵向 38 格。 编辑 N Well 节点：因为 PMOS 基板也需要电源，故需要在 N Well 上建立 一个欧姆节点。在 Abut 端口的上方，绘制出 Active, N Select、 Active Contact 这 3 种图层。 编辑 P 型基板节点：NMOS 基板也需要接地，故
12、此需要在 P base 上建立 一个欧姆节点。在 Abut 端口的下方，绘制出 Active、P Select、Active Contact 这 3 种图层。 绘制 P Select 图层。植入 P 型杂质需要。两部分：一是在 N Select 右 边加上一块横向 11 格、纵向 10 格；一是在下方再加上横向 18 格，纵向 22 格。 绘制 NMOS Active 图层：定义 MOS 的范围，Active 以外的地方是厚氧化 层区（或称场氧化层）。一是在原上部 Active 下接一块横向 12 格，纵向 4 格的 方形 Active，一是在其下方再画横向 14 格、纵向 18 格的方形 A
13、ctive。 绘制 N Select 图层：植入 N 型杂质需要。一是在 Abut 下部 PSelect 右边加横向 11 格，纵向 10 格；一是在刚上方加横向 18 格，纵向 22 格。 11）绘制 PMOS Active 图层：一是在原下部 Active 上接一块横向 12 格，纵 向 4 格的方形 Active，一是在其上方再画横向 14 格、纵向 18 格的方形 Active。 12）绘制 Poly 层：Poly 与 Active 相交集为栅极所在位置。横向 2 格，纵 向 70 格。绘制完此步，请先进行 DRC 无误后再继续。 绘制输入信号端口（A）：标准元件信号端口（除电源和地）
14、的绕线会通 过标准元件的顶端或底部。一个标准元件信号端口要求高度为 0，且宽度最好为 整数值。自动绕线时用 Metal2，故需先将输入端口由 Metal2 通过 Via 与 Metal1 相连，在通过 Metal1 通过 Poly Contact 与 Poly 相连。DRC 确认无误。 绘制 PMOS 源极接线：需要将 PMOS 左端 P 型扩散区与 Vdd 相连。利用 Metal1 与 Vdd 相连，Metal1 与 Active 间通过 ActiveContact 相接。 15）绘制 NMOS 源极接线：需要将 NMOS 左边 N 型扩散区与 Gnd 相连。利用 Metal1 与 Gnd
15、相连，Metal1 与 Active 间通过 ActiveContact 相接。 连接 PMOS 与 NMOS 的基极：将 NMOS 的右边扩散区和 PMOS 的右边扩散 区利用 Metal1 相连，并在 Metal1 与 Active 重叠区打上节点。 绘制输出信号端口（OUT）。 更改元件名称为 INV，转化为 spice 文件(TOOLSExtract)。,6,1.6 L-Edit 的实际范例 L-Edit 是一个布局图的编辑环境，在此以 Tanner Tools Pro 所附的范例 Lights.tdb 文件为例，进行 L-Edit 基本结构的介绍。Lights.tdb 文件中有很多
16、组件（cell），Lights 组件、core 组件、IPAD 组件、OPAD 组件等，每一个组件 都是一个布局图，一个组件可以应用其他组件而形成层次式结构。Lights.tdb 文件是个标准组件组动配置与绕线（SPR）的范例。此范例是利用 S-Edit 的 Lights.tdb 文件输出地 TRP 文件来进行标准组件自动配置与绕线而产生 Lights 组件的。,图 6 范例电路图 图 7 （a） 只 显 示 Poly，Active，N well 图 层 （,quency 磁场有,二 HFSS 2.1 公司、厂家： 美国 Ansoft 公司 2.2 软件的总体描述 Ansoft HFSS （全称 High Fre 真器）是 Ansoft 公司推出的基于电,仿 题,b）截面观察 Structure Simulator, 高频结构 限元方法（FEM）的分析微波工程问,的三维电磁仿真软件，可以对任意的三维模型进行全波分析求解，先进的材料类 型，边界条件及求解技术，使其以无以伦比的仿真精度和可靠性，快捷的仿真速 度，方便易用的操作界面，稳定成熟的自适应网格剖分技术使
