《555定时器(6.2)资料课件》由会员分享，可在线阅读，更多相关《555定时器(6.2)资料课件（59页珍藏版）》请在金锄头文库上搜索。
1、6.2 时序逻辑电路的分析,主讲：向腊,分析电路的最终目的是什么？ 已知时序电路图,电路的功能,输出方程：,输出仅与电路现态有关，为穆尔型时序电路。,驱动方程：,1,写方程式,例,2,求状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图,状态图,5,电路功能,时序图,有效循环的6个状态分别是05这6个十
2、进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000001011111110100000 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。,时序电路分析步骤,写电路的输出方程,例： 分析图示电路的逻辑功能,输出方程：,输出与输入有关，为米利型时序电路。,同步时序电路，时钟方程省去。,驱动方程：,1,写方程式,2,求状态方程,D触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,4,5,电路功能,由状态图可以看出，当输入A0时，在时钟脉冲CP的作用下，电路的
3、4个状态按递增规律循环变化，即： 0001101100 当A1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即： 0011100100 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。,画状态图时序图,写电路的输出方程,简单的电路可直接 绘出状态转换图,同步时序电路分析,二、同步时序逻辑电路的设计,同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。,同步时序电路设计,画逻辑电路图,画出全状态图， 检查设计，如不 符合要求，重新设计,例1,设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同
4、步的串行数据，其时序关系如下图所示。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。,同步时序逻辑电路设计举例,1 1 0,0 1 0 1,原始状态图,A 初始状态;,B A输入1后;,C A输入11后;,D A输入110后。,2.）定义输入 输出逻辑状态和每个电路状态的含义；,3.）按题意画出状态转换图或列出电路的状态表。,1.）确定输入、输出变量及电路的状态数:,输入变量：X,1、逻辑抽象建立原始状态图或状态表.,状态数：4个,输出变量：Z,2. 状态化简,列出原始状态转换表,等价状态 两个（或多个）状态在相同输入条件下，输出相同，且次态等价，则称这两个（或多
5、个）状态为等价状态。 等价状态必须满足： 1.输出相同 2.次态等价： a.次态相同 b.次态交错 c.次态循环(次态互为隐含条件） 等价关系具有传递性（A,B),(A,C)(B,C),表5.3.6(a)例5的原始状态表,表5.3.6(b)例5的简化状态表,表5.3.7(a)例6的原始状态表,表5.3.7(b)例6的简化状态表,状态转换表的简化,1. 观察法简化,状态等价的判别方法：,前提条件：输出必须相同， 然后看次态是否等价。,1）次态相同或某些次态和各自的现态相同,2）次态交错,如F和G，记为F，G。,3）次态互为隐含条件,A、C等价取决B、D，称B、D等价是A、C等价的隐含条件。,同理
6、， A、C等价是B、D等价的隐含条件。,A、C和B、D互为隐含，A与C、B与D等价即A，C，B、D。,B、E等价，记为B、E。,关键找等价态,状态转换表的简化,由于B，E，而B，D，则D，E。,称它们为等价类。,将B，D，E称为最大等价类。,不被其它等价类所包含,得A，C、F，G、B，D，E。,简化的实质：,寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简。,返 回,A F B,状态简化,2. 隐含表法简化,系统的比较方法,第一步 作隐含表,少尾,缺头,1）作隐含表,2）顺序比较,BD AF,DG AF,状态不等价填“”; 状态等价填“”; 取决隐含条件的- 将条件填在格中。
7、,状态简化,第二步 关连比较,继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“”。,状态简化,第三步 寻找最大等价类,未打“”的方格，都代表一个等价状态对。,由此得到全部等价对：A，F、B，H、B，C、C，H。,全部最大等价类：,A，F、B，C，H、 D、E、G。,第四步 状态合并，得最简状态表,用A表示,用B表示,构成等价类 B、C、H,B. 状态化简的方法 对于复杂的原始状态表可用隐含表进行简 化。化简步骤可分为三步进行：顺序比较、关联比较、状态合并。 （1）顺序比较 为了使本步骤进行得更有规律性，在化简中采用隐含表形式。隐含表是一种直角三角形网格，两
8、直角边格相同。图5.3.10是适合于5个状态(A、B、C、D、E)的隐含表，每直角边的格数为4，水平边的网格自左至右是A、B、C、D,顺序标准，垂直边的网格从上至下是B、C、 D、E顺序标准。对隐含表所有状态进行比较。 先由水平方向的A同垂直方向的B、C、D、E 一一进行比较，然后由水平向的B同垂直 的C、D、E一一进行比较，再由水平向的C 与垂直向的D、E比较，最后由D和E进行比较。 比较的结果写在相应的格子内。,图5.3.10 表5.3.6(a)的隐含表,下面对表5.3.6(a)所示的原始状态表进行 顺序比较。 顺序比较含有三种结果： （1）输出不相同，在相应的格内打“”； 如A-D， ；
9、 （2）输出完全相同，次态相同或成交错，在 相应格内打“”，表示等效。如B-C、D-E； （3）输出完全相同，次态不相同且非交错。此时将次态对填入相应的网格中，以便作进一步的比较。如在A-B网格中填入BE,（2）关联比较 检查隐含表中所填次态是否等效。例如，A-B 格内填的BE，AB是否等效要看BE是否等 效，进一步查B-E格，发现BE不等效，故AB 不等效，并在AB格内打上“/”。又如，AC是否 等效要看BC和BE是否等效，已知道BC是等 效的，但BE不等效，故AC不等效。并在AC 格内打“/”。,（3）状态合并，求得简化后的状态表 合并后的状态是 A ，（BC），（DE） 重新命名 A，
10、B ， C 简化后的状态表见下表5.3.8,3、状态分配,令 A = 00，B = 01，C = 11，,4、选择触发器的类型,触发器个数: 两个。 类型：采用对 CP 下降沿敏感的JK 触发器。,5. 求激励方程和输出方程,卡诺图化简得,激励方程,输出方程,（ J1、 K1、 J0、 K0、Y为A和触发器初态的函数 ）,6. 根据激励方程和输出方程画出逻辑图,激励方程,输出方程,当 = 10时,A=0,A=1,0/1,1/1,输出方程,能自启动,检查自启动能力和输出,输出方程,修改电路,解：1、画出状态图。,2、确定触发器的类型和个数,触发器类型：上升沿触发的JK边沿触发器。,例2:试设计一
11、个同步时序电路，要求电路中触发器Q0、Q1、Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图所示的时序关系。,触发器个数： 3个,3、求出电路的激励方程和输出方程 ；,Y,K0=1,0 X,0 X,0 X,1 X,X 1,0 X,1 X,X 0,X 1,0 X,1 X,X 1,1 X,X 1,0 X,求激励方程的第二种方法,求状态方程：,K0=1,J1=Q0n,(3) 画出逻辑图,K2 = 1,K1=Q0n,输出方程:,+0.Q0n,（4）检查自启动能力,电路具备自启动能力,无效状态,修改输出方程：,电路的输出Y有错！,修改后的逻辑图,例3 投5角或1元硬币，1元5角给出一杯饮料；投入2元，
12、给出饮料同时找回一枚5角硬币。,解：取投币信号为输入变量， 投入一枚1元，A1，未投入A0； 投入一枚5角，B1，未投入B0； 给出饮料和找钱为输出变量，以Y、Z表示，给饮料Y1，找5角，Z1 设未投为S0，投5角为S1，投1元为S2， 若再投5角返回S0，此时，Y=1，Z=0； 若再投1元也返回S0，且Y=1，Z=1。,图5.4.14 例5.4.3的状态转换图,图5.4.15 例5.4.3电路次态/输出（ ）的卡诺图,图5.4.16 图5.4.15卡诺图的分解,图5.4.17 例5.4.3的逻辑图,图5.4.18 图5.4.17电路的状态转换图,5.4 异步时序逻辑电路的分析,一. 异步时序
13、逻辑电路的分析方法：,与同步时序逻辑电路分析方法相似，但要特别注意 各触发器时钟信号的状态。,分析步骤:,1.了解电路的组成：,.确定电路的逻辑功能。,.列出状态转换表或画出状态图和波形图；,2. 写出下列各逻辑方程式：,b)触发器的激励方程； c) 输出方程 d)状态方程,a)时钟方程,例1 分析如图所示异步电路,2. 写出电路方程式, 时钟方程,输出方程,激励方程,CP0=CP,求电路状态方程,触发器如有时钟脉冲的上升沿作用时，其状态变化； 如无时钟脉冲上升沿作用时，其状态不变。,1.了解电路的组成：,CP1=Q0,二. 异步时序逻辑电路的分析举例,3. 列状态表、画状态图、波形图,1,1,1 1,0,x,1,1 0,1,0,0 1,0,x,0,CP0=CP,CP1=Q0,时钟方程,输出方程,状态方程,(X-无触发沿),根据状态图画时序图,也可把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为 4TCP，脉宽为 1TCP。,4、确定逻辑功能,由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z 是借位信号。,
