《基于proteus数字时钟制作毕业设计》由会员分享，可在线阅读，更多相关《基于proteus数字时钟制作毕业设计（44页珍藏版）》请在金锄头文库上搜索。
1、毕业设计（论文）说明书 数字时钟制作 毕 业 设 计 （论文） 任 务 书 摘要时钟是人们日常生活中必不可少的生活用品。随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。本次数字时钟电路采用AT89C51单片机作为控制核心，使用按钮设计控制电路，结合LED数码管、74LS373和排阻实现时、分、秒的显示，采用扬声器实现闹钟功能。硬件电路设计主要包括中央处理单元电路、键盘扫
2、描电路以及闹钟电路。软件程序设计则采用汇编语言实现。本设计实现了显示时间、调整时间、闹钟定时等功能，达到了设计的要求和目的。并在Proteus软件上进行了仿真和调试。关键词： 数字时钟；AT89C51； LED数码管AbstractThe clock is the people daily life absolutely necessary supplies. Along with the development of human civilization, people for clocks demands are rising steadily. The clock has not onl
3、y been considered a used to show time tools, but also need to be able to achieve more other function. High precision, multi-function, small volume, and low power consumption is the trend of the development of the modern clock. In light of the trend, the clocks digital change and multifunction change
4、 has become the leading modern clock production research design direction.This digital clock circuit design use the AT89C51 single-chip microcontroller as control core, use the button design control circuit, combined with LED nixie tube, 74 LS373 and resistance to realize the clock display, use the
5、speaker realize alarm clock function. Hardware circuit design includes the central processing unit circuit, keypad scanning circuit and the alarm clock circuit. Software program design is realized by assembly language. This design realizes display the time, adjust the time, alarm clock time function
6、 and meet the design requirements and purpose. And the software program in the Proteus software simulation and debugging.Keywords: Digital clock; AT89C51; 74LS37目 录摘要IAbstractII第一章 诸论11.1设计背景11.2 数字温度计设计方案论证11.2.1 方案一11.2.2 方案二11.2.3 方案三21.3 方案三的总体设计框图2第二章 主要元器件介绍32.1 AT89C51的性能介绍32.1.1 AT89C51的主要特性
7、32.1.2 AT89C51的管脚说明42.1.3 振荡器特性62.1.4 芯片擦除62.2 74LS373芯片62.2.1 74LS373的基本情况62.2.2 74LS373的内部结构和性能参数72.3七段数码管的引脚图及使用92.3.1七段数码管的引脚图92.3.2 数码管使用条件10第三章 硬件设计113.1振荡电路和复位电路111.使用晶振CRYSTAL和瓷片电容构成振荡电路。1132 闹钟电路123.3按键电路123.4 显示电路13第四章 软件设计144.1 主程序流程图144.2 按键扫描子程序流程图154.2.1 当前时间设置按钮扫描154.2.2 闹钟时间设置按键扫描164
8、.3 闹钟子程序流程图164.4 中断服务子程序流程图174.5 显示子程序流程图174.5.1 当前时间显示流程图184.5.2 闹钟时间显示流程图18第五章 仿真软件205.1 PROTEUS仿真软件介绍205.2 Proteus ISIS智能原理图输入系统205.3 Proteus ISIS的界面和功能介绍21第六章 仿真调试246.1 仿真原理图246.2 系统调试246. 3 仿真26结束语27参考文献28致 谢29附录1 元器件清单30附录2 程序31第一章 诸论1.1设计背景时钟是人们必不可少的生活用品。从古代的滴漏更鼓到近代的机械钟，从电子表到目前的数字时钟，为了准确的测量和记
9、录时间，人们一直在努力改进计时工具。钟表的数字化，大力推动了计时的精确性和可靠性。在单片机构成的装置中，数字时钟是必不可少的部件。它的用途十分广泛，只要有计时的存在，便要用到数字时钟的原理及结构；同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。本次设计的数字时钟与传统的时钟相
10、比，具有高精度、多功能、小体积、低功耗的优势，其时间采用数字显示。该设计控制器使用单片机AT89C51作为中央处理的核心，六位数码管作为时间数字的显示屏，实现了显示时间、调整时间、闹钟定时等功能，达到了设计的要求和目的。1.2 数字温度计设计方案论证1.2.1 方案一基于FPGA的多功能数字时钟的设计方法：DCM（数字时钟管理器）。DCM使用完全数字反馈系统确保多个时钟同步，使用完全数字延线技术可以精确控制时钟的频率和相位。用户可以编程控制时钟任意倍率和分频及任意相位移动，使用非常方便可靠。缺点：设计较为复杂，成本高，无法实现温度测量功能。1.2.2 方案二基于VHDL的多功能数字时钟的设计利
11、用VHDL硬件描述语言设计的多功能数字时钟的思路，在MAX+PLUSK开发环境中编译和仿真了所设计的程序，并在可编程逻辑器上下载验证。缺点：结构简单，实现功能不全面。1.2.3 方案三基于AT89C51单片机的多功能数字时钟系统具有高精度、多功能、小体积、低功耗等特点。系统的设计是在模块化的基础上设计系统的。基于智能化和模块化的前提下设计数字时钟的，通过对设计目标的分析，分立出各个模块，然后根据各个模块的功能，选择适当的芯片进行设计的。对智能化、模块化设计具有较强的推广应用价值。综上所述,我们可以看到,设计方案三综合性能良好、造价低廉、且简单易行。所以我选用第三种设计方案。1.3 方案三的总体
12、设计框图 数字时钟的电路设计总体方框图如图1.1所示,使用AT89C51单片机作为控制核心,用七段数码管来实现时间数字显示。图1.1 总体设计方框图第二章 主要元器件介绍2.1 AT89C51的性能介绍AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是
13、一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。2.1.1 AT89C51的主要特性与MCS-51 兼容 4K字节可编程闪烁存储器 寿命：1000写/擦循环数据保留时间：10年全静态工作：0Hz-24MHz三级程序存储器锁定1288位内部RAM32可编程I/O线两个16位定时器/计数器5个中断源 可编程串行通道低功耗的闲置和掉电模式片内振荡器和时钟电路2.1.2 AT89C51的管脚说明图2.1.2 AT89C51管脚图1AT89C51的管脚图如图2.1.2所示，其说明如下：(1) VCC：供电电压。(2) GND：接地。(3) P0口：P0口为一个8位漏级开路双向I/O
14、口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。(4) P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 (5) P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接 收、输
15、出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。当P2口用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。(6) P3口： P3口管脚是8个带有内部上拉电阻的双向I/O口，可接收输出 4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉
