《基于CPLD的液晶等精度频率计》由会员分享，可在线阅读，更多相关《基于CPLD的液晶等精度频率计（35页珍藏版）》请在金锄头文库上搜索。
1、本科毕业设计论文题 目 基于CPLD的液晶等精度频率计系 别 电气与信息工程系 专 业 电气工程及其自动化 班 级 学生姓名 指导教师 2012年5月摘 要频率计是实验室和科研、生产中最常用的测量仪器之一。本文介绍了一种基于CPLD芯片设计的等精度频率计。利用的等精度测量原理，通过在CPLD芯片上烧写等精度测量原理图进行测量，以MCS-52单片机进行控制和数据运算处理，利用液晶显示器对测量的频率进行实时显示，可读性好。系统测量精度高，实时性好。 本频率测量仪是以Altera公司生产的EMP7160SLC84-15器件为核心实现高精度计数功能。整个电路采用模块化设计，PCB工艺，通过C语言程序控
2、制能够实现等精度测频功能，频率测量范围为10HZ-10MHZ。关键词：等精度，频率计，CPLD,单片机，液晶ABSTRACTThe frequency meter laboratory and scientific research, one of the most commonly used in the production of measuring instruments. This article describes a CPLD chip design precision frequency meter. Equal precision measurement method, by
3、Figure programmed in the CPLD chip precision measurement principle to measure, control and data operations to the MCS-52 microcontroller processing, liquid crystal display real-time display of the measurement frequency, readable. System, high accuracy, real-time.The frequency meter is based on Alter
4、a company EMP7160SLC84-15 devices to achieve high-precision counting function as the core. The entire circuit is modular in design, PCB plate making, and can be achieved through the C-language program control and precision frequency measurement function, the frequency measurement range 10HZ - 10MHZ.
5、KEY WORDS：Equal precision measurement,Frequency meter,CPLD,SCM, Liquid crystal目 录前 言11 绪 论31.1 课题提出的意义31.2 国内外发展现状32 EDA技术CPLD简介52.1 CPLD概述52.1.1 CPLD简介52.1.2 发展历史及应用领域52.1.3 器件特点52.1.4 如何使用52.2 CPLD的基本结构52.2 Quartus II介绍62.3 EDA的具体开发流程72.3.1设计输入82.3.2综合82.3.3 适配82.3.4 仿真92.3.5 编程下载和硬件测试93 等精度测量原理11
6、3.1等精度测量原理113.2 本设计所用原理124 测量方案的比较与选择154.1测量频率的方法154.1.1 直接测频法154.1.2 间接测频法154.1.3 等精度测频法164.2测频方案164.2.1基于单片机的测频方案164.2.2基于CPLD的测频方案165 基于CPLD等精度频率计的硬件模块设计195.1 CPLD模块设计195.2 MCS-52单片机模块设计205.3液晶模块设计215.3.1液晶芯片的管脚与功能215.3.2液晶模块与单片机的接口225.4 RS232串口通信模块225.5 辅助键盘模块226 基于CPLD等精度频率计的软件模块设计256.1计数模块256.
7、2 锁存模块266.3 译码器模块286.4 液晶控制模块307系统的调试与整体测试317.1液晶的调试318结 论41致 谢43参考文献45前 言 频率计是当今实验测量设备中比较普遍的仪器。然而随着科技的发展，对测量数据的精度要求越来越高，传统的频率计受到各方面的制约，无法达到理想的精度，为推进工业发展，必须寻找新的方法来测频。恰巧最近EDA技术得到推广，我们利用CPLD可编程芯片的强大功能来探讨等精度测频问题，本设计就是围绕这一思想展开的。本设计用的CPLD芯片EMP7160SLC84具有很大的容量，计数范围远远大于传统的单片机计数。通过JTAG下载线对CPLD芯片中下载测量原理图，原理图
8、中含有32为计数器，完全可以满足精度要求，利用原理图进行计数，其中计数需要的标准信号由外部接的50MHz的晶体振荡器提供，整个计数过程均在CPLD芯片内部完成，速度快，精度高。CPLD计数完成后通过PCB板上的线路和一定的控制程序将结果传送给单片机处理，单片机模块在此设计中主要起处理运算结果和控制作用，单片机处理完结果后，经过一定的控制程序控制液晶，使液晶模块实时显示测量结果。键盘模块通过程序赋予一定的功能，更好进行人机沟通，跟人性化。整个系统的硬件CPLD模块、单片机模块和液晶模块通过在布线电路板上连接组成，协调完成测频，处理，显示等功能。整个系统的软件由计数模块、锁存模块、译码模块以及液晶
9、控制模块等组成。各个模块完成计数、传送数据等功能。在软硬件的结合下，通过一定的控制程序，完成所要求的功能。1 绪 论1.1 课题提出的意义基于PLD的等精度频率计有运算速度快、系统较稳定、测量范围广操作预先修改方便等特点。其中主要应用到EDA(电子设计自动化)技术。伴随着集成电路技术的发展，PLD（可编程逻辑器件）逐渐成为重要的设计工具。PLD在设计过程中为客户提供了更大的灵活性，因为对于PLD来说，设计反复只需要简单地改变编程文件就可以了，而且设计改变的结果可立即在工作器件中看到。且PLD不需要漫长的前置时间来制造原型或正式产品。在设计阶段中客户可根据需要修改电路，直到对设计工作感到满意为止
10、。常用的频率测量方法有两种：频率测量法和周期测量法。频率测量法是在时间t内对被测信号的脉冲数N进行计数，然后求出单位时间内的脉冲数，即为被测信号的频率。周期测量法是先测量出被测信号的周期T，然后根据频率f=1T求出被测信号的频率。但是上述两种方法都会产生1个被测脉冲的误差，在实际应用中有一定的局限性。根据测量原理，很容易发现频率测量法适合于高频信号测量，周期测量法适合于低频信号测量，但二者都不能兼顾高低频率同样精度的测量要求。本设计利用PLD进行测频计数，单片机实施控制实现频率计的设计过程。该频率计利用等精度的设计方法，克服了基于测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。等精
11、度的测量方法不但具有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。并采用液晶显示器显示测量频率。1.2 国内外发展现状电子设计用的可编程逻辑器件发展很快，已经从20年前几百门的PAL/GAL发展到现在的超过300万门的可编程逻辑器件，已拥有可以提供足够系统集成容量的密度、增强的嵌入系统能力、功能集合及许多其他特性的新器件。 编程逻辑供应商取得了巨大的技术进步，以致现在PLD被众多设计人员视为是逻辑解决方案的当然之选。先进的工艺技术在一系列关键领域为PLD提供了帮助：更快的性能、集成更多功能、降低功耗和成本等。 目前Xilinx采用先进的0.13um 低K铜金属工艺生产可编程逻辑器件，
12、这也是业界最好的工艺之一。二十年前，PLD销售额的增长速度已经超过基于传统门阵列技术的固定逻辑器件的销售增长速度。 而且，高性能FPGA现在已开始从采用最先进的标准单元技术制造的固定逻辑器件那儿赢得市场份额。本设计利用PLD进行测频计数，单片机实施控制实现频率计的设计过程。该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。将先进器件应用于测频，现在这类课题是研究的热点。2 EDA技术CPLD简介2.1 CPLD概述 2.1.1 CPLD简介CPLD主要是由可编程逻辑宏单元 (MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。其中
13、MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。2.1.2 发展历史及应用领域20世纪70年代，最早的可编程逻辑器件-PLD诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成（相当于房子盖好后人工设计局部室内结构），因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路。为弥补PLD只能设计小规模电路这一缺陷，20世纪80年代中期，推出了复杂可编程
14、逻辑器件-CPLD。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。2.1.3 器件特点它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。2.1.4 如何使用CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电
15、路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。2.2 CPLD的基本结构CPLD主要由可编程I/O单元、基本逻辑单元、布线池和其他辅助功能模块构成(1)可编程逻辑单元作用与FPGA的基本I/O口相同，但是CPLD应用范围局限性较大，I/O的性能和复杂度与FPGA相比有一定的差距，支撑的I/O标准较少，频率也较低。(2)基本逻辑单元CPLD中基本逻辑单元是宏单元。所谓宏单元就是由一些与、或阵列加上触发器构成的，其中“与或”阵列完成组合逻辑功能，触发器用以完成时序逻辑。与CPLD基本逻辑单元相关的另外一个重要概念是乘积项。所谓乘积项就是宏单元中与阵列的输出，其数量标志了CPLD容量。乘积项阵列实际上就是一个“与或”阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑，在“与”阵列后一般还有一个“或”阵列，用以完成最小逻辑表达
