第五章存储器S知识分享

《第五章存储器S知识分享》由会员分享，可在线阅读，更多相关《第五章存储器S知识分享（96页珍藏版）》请在金锄头文库上搜索。

1、*,1,第五章 存储器,存储器概述 静态、动态存储器的结构、特点 存储器芯片与CPU的连接 只读存储器的分类 提高存储器性能的技术 高速缓冲存储器 虚拟存储器,*,2,第五章 存储器,5.1 概述 一、基本概念 信息存储的基本单位，叫做一个二进制位（bit）。（可用具有两个稳态的元件来表示，如，触发器） 存储一位二进制数的器件称作一个存储元。 当一个二进制数作为一个整体进行存储操作时,就称作一个存储字,一个字中的二进制位数叫字长。 多个存储元组成了一个存储单元。 多个存储单元组成了一个存储体存储器的核心。,*,3,第五章 存储器,存储体中，为区分不同的存储单元，对每一单元给一个编号，这个编号叫

2、地址，地址与存储单元一一对应。 存储单元可以按字编址，也可以按字节编址； 存储单元是地址码能够指定的最小存储单位； 存储体同周围的逻辑线路一起组成存储器。,*,5,第五章 存储器,、存取速度（存取时间、存取周期） 存取时间： （访问时间、读/写时间） 指从启动一次存储器操作到完成该操作所经历的时间。 存取周期： （读写周期、访内周期） 存储器从接受读/写命令信号始，将信息读出或写入后，到接到下一个读/写命令为止所需的时间。 一般情况下，存取周期存取时间 ，为什么？ 因为对任何一种存储器，在读写操作之后，总要有一段恢复内部状态的复原时间。特别对于破坏性读出的存储器，存取周期往往比存取时间要大得多

3、，这是因为存储器中的信息读出后需要马上进行重写。,*,6,第五章 存储器,、主存带宽 又称为主存的数据传输率，是指主存每秒钟可读写的数据量。（b/s，B/s） 提高主存带宽的措施：缩短存取周期；增加存储字长。 4、可靠性 以平均无故障时间(两次故障之间的平均间隔)来衡量 5、性能/价格比 6、功耗 是一个不容忽视的问题，它反映了存储器件耗电的多少，同时也反映了器件的发热程序。（因温度高会限制集成度的提高）功耗小，也有利于存储器的稳定工作。,*,7,第五章 存储器,三、存储器的发展与分类 、发展 ENIAC的存储器:用电子管触发器组成的20位移位寄存器。 随后的十几年，存储技术发展很活跃，相继出

4、现了汞延迟线，阴极射线管做成的存储器，最多存3232位信息，后改成磁鼓，平均存取时间15.6ms，总容量65536位。 1953年，美国麻省理工学院研制出第一台磁芯存储器。 磁芯存储器以它的容量大，速度快，可靠性高，成本低等优势，在当时一直占主导地位。,*,8,第五章 存储器,60年代后期，集成电路技术出现后，半导体存储器问世。 1971年IBM370/145机首次使用半导体存储器作主存。 目前，半导体存储器已是存储技术的主流，从单片机到巨型机，都无一例外地采用半导体存储器。,*,9,第五章 存储器,、分类 功能 主存储器：在主机内，可直接与CPU交换信息，速度较快。 辅助存储器：在主机外，不

5、能与CPU交换信息，速度较慢。 高速缓冲存储器：在CPU和内存之间，容量小，速度与CPU匹配。 控制存储器：用于存放实现指令系统的所有微程序，是一种只读存储器，位于CPU内部。 读写方式 RAM：随机存取存储器 ROM：只读存储器,*,10,第五章 存储器,读写顺序 SAM(sequential)：顺序存取，存取时间与存储单元的物理 位置有关，如磁带。 RAM：随机存取，存取时间与存储单元的物理位置无关。 DAM(Director)：直接存取，介于上述二者之间，如磁盘。 存储介质 磁芯：永久存储(非易失性)、速低，但不常用。 半导体：速度高，集成度高、常用。 磁表面：容量巨大、速度慢、价格低，

6、多用作辅助存储器 光存储器：应用越来越广泛,*,11,第五章 存储器,四、存储系统的层次结构 为了解决存储容量、存取速度和价格之间的矛盾，通常把各种不同存储容量、不同存取速度的存储器，按一定的体系结构组织起来，形成一个多级存储层次的存储系统。,多级存储层次,多级存储层次从CPU的角度来看，n种不同的存储器（M1Mn）在逻辑上是一个整体。其中：M1速度最快、容量最小、位价格最高；Mn速度最慢、容量最大、位价格最低。整个存储系统具有接近于M1的速度，相等或接近Mn的容量，接近于Mn的位价格。在多级存储层次中，最常用的数据在M1中，次常用的在M2中，最少使用的在Mn中。,Cache主存存储层次（Ca

7、che存储系统）,Cache存储系统是为解决主存速度不足而提出来的。从CPU看，速度接近Cache的速度，容量是主存的容量，每位价格接近于主存的价格。由于Cache存储系统全部用硬件来调度，因此它对系统程序员和应用程序员都是透明的。,主存辅存存储层次（虚拟存储系统）,虚拟存储系统是为解决主存容量不足而提出来的。从CPU看，速度接近主存的速度，容量是虚拟的地址空间，每位价格是接近于辅存的价格。由于虚拟存储系统需要通过操作系统来调度，因此对系统程序员是不透明的，但对应用程序员是透明的。,*,15,第五章 存储器,5.2 半导体随机存储器RAM 一.基本单元电路 1.六管静态MOS的基本单元电路 .

8、 工作原理 约定： VCC=1 高电平， VCC=0 低电平 T1导通，T2截止， “0”态 T1截止，T2导通， “1”态,*,16,第五章 存储器,此电路可工作在三个状态 ： 保持存储V字=0，使T3T4都截止，使触发器与位线隔离，从而使触发器的原存状态保存不变。 写入态 V字=1 ，使T3T4都导通 写1：VD=1, 0，VA1, VB0 T1截止，T2导通 写0：VD=0, 1，VA0, VB1 T1导通，T2截止,w,D,*,17,第五章 存储器,读出态 V字=1 ，使T3T4都导通 读1：因原存1， T1截止，T2导通，使VA=1 VB=0，读出“1” 读0：因原存0， T1导通，

9、T2截止，使VA=0 VB=1，读出“0” 在读出过程中，触发器状态未被破坏非破坏性读出,w,D,*,18,第五章 存储器, 特点 集成度较低，每片几K位。Intel2114，1k4位/片 功耗大 易失性，用电池做备用电源(断电信息即丢失) 非破坏性读出 读写速度快，生产成本高，多用于容量较小的高速缓冲存储器,*,19,第五章 存储器,2.四管动态MOS基本单元电路 静态：功耗大，集成度低。 动态：克服静态的缺点，使MOS器件的优点得以发挥 前面讲的六管静态存储单元电路，在没有外界信号作用时，触发器的状态可存储并保持不变，即信息不会丢失。可动态 MOS电路是利用MOS管栅极上的电容所存的电荷的

10、多少来存储信息的，而电容上的电荷有泄漏，不可能长久保存，因此需要定时充电补充，这个过程叫刷新，这种电路因要不断补充电荷，故称为动态存储单元电路。,*,20,第五章 存储器,工作原理 约定： C2 有电荷，C1 无电荷表示1 C有电荷，C无电荷表示0 电路可工作于三个状态： 保持态： V字=0， T3 T4 截止， 单元电路与外界隔离，原存信息保持。,*,21,第五章 存储器,写入态： VW=，T3 T4导通 写1：位线I/0上加高电平，位线 上加低电平。若电路原存1，则对C2补充电荷，若电路原存0，则对C2充电，C1放电。 写0，则反之。,*,22,第五章 存储器,读出态 ： VW=，T3 T

11、4导通 读 1：原存1，C2上有电荷，T2导通， C1上无电荷，T1截止。使位线 上瞬间有脉冲输出。 读0，原存0，C上有电荷， T1导通， C2上无电荷，T2截止。使位线 I/0 上瞬间有脉冲输出。,*,23,第五章 存储器,读出同时，电源还通过位线向C1或C2补充电荷读出过程就是刷新。 由于读出时对C1或C2补充了电荷，故读出后， C1或C2的状态并没有改变，非破坏性读出。,*,24,第五章 存储器,3.单管动态记忆单元电路 由单个MOS管来存储一位二进制信息。信息存储在MOS管的源极的电容C中。 工作原理：V字=1时，T1导通 ）写入态 写1：位线加高电平，对电容C充电 写0：位线为低电

12、平，C上的电荷经位线泄放完 ）读出态 读1：原存，C上有电荷，位线上得到高电平 读0：原存，C上无电荷，位线上得到低电平 读操作完成后，C上的电荷被放光，需重写破坏性读出,*,25,第五章 存储器,两种动态电路比较： 速度：差别不大，读出时都要预充电，读出时间基本相当。 集成度、功耗：单管好 存取时间：150350nS 四管：非破坏性读出 单管：破坏性读出 控制：单管较简单，四管的较复杂 可靠性：单管好，单管读出后，经过了放大，信号较强,*,26,第五章 存储器,静态存储器SDRAM与动态存储器DRAM的主要性能比较： SRAM DRAM存储信息 触发器 电容破坏性读出 非 单管是需要刷新 不

13、要 需要运行速度 快 慢集成度 低 高发热量 大 小 存储成本 高 低 静态存储器（SRAM）：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。 动态存储器（DRAM）：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。,*,27,第五章 存储器,三、DRAM存储器的刷新 刷新的时间间隔决定于电荷的漏泄速度。 一般器件的刷新周期为2ms，即要在2ms内对每个存储单元的信息刷新一次。 2. 刷新要点 两次刷新时间间隔不能超过允许时间2ms。 刷新优先于访存，但不能打断访存周期。 在刷新期间内，不准访存。,*,28,第五章 存储器,3. 刷新方式 集中式 在允许的最大刷新时间间

14、隔2ms内，集中安排刷新时间 如：存储单元1024个，排成3232阵，存取周期500ns 刷新按行进行,每刷新一行,用一个存取周期500ns 共刷新32行32个存取周期。 2ms/500ns=4000个周期 特点：存取周期不受刷新影响，速度快 存在“死区”，刷新时间内不能读/写,*,29,第五章 存储器,分散式 把系统的存取周期分成两部分：一部分读/写，一部分刷新，每次读出信息后，立即对它刷新。 上例：存取周期500ns,刷新一行500ns，存取周期变为：1 s 特点：刷新时间间隔短（32 s ）， 无“死区” 系统存取周期长，降低了整机的运算速度,*,30,第五章 存储器,异步式 以上两种方

15、式的结合，在2ms的时间内，把存储单元分散地刷新一遍。 上例： 3232阵，2ms/32=62.5 s(每行刷新的平均间隔) 特点：折中，使用较多 另外，异步刷新方式还可以采取不定期刷新方式，可以在主机不访存的时间内刷新，这种方式取消了机器的死区，但刷新控制线路极其复杂。,*,31,第五章 存储器,注意： 1） 刷新对CPU是透明的，原来存在的事物或属性，从某个角度看好象不存在了。 2） 刷新按行进行，不需列地址。 3） 刷新与读出操作既相似又不同。 读出时，要对C1或C2充电，刷新时也要对其充电，但刷新时仅补充电荷，无需信息输出。 4） 刷新和重写（再生）是两个完全不同的概念，切不可加以混淆

16、。重写是随机的，某个存储单元只有在破坏性读出之后才需要重写。而刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。重写一般是按存储单元进行的，而刷新通常以存储体矩阵中的一行为单位进行的。,例5-1 当刷新周期为2ms时，1M1位的DRAM芯片，内部结构为 5122048，读/写周期为 100ns，问： （1）采用异步刷新方式，则刷新信号周期是多少？ （2）若采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间与死时间率分别为多少？,*,33,第五章 存储器,四、半导体存储芯片 SRAMIntel 2114 1K4, 地址线10根，数据线4位 DRAMIntel 4116 16K1, 地址线14根，数据线1位,存储芯片内部的组织结构,1.RAM芯片 RAM芯片通过地址线、数据线和控制线与外部连接。 地址线是单向输入的，其数目与芯片容量有关。如容量为10244时，地址线有10根；容量为64K1时，地址线有16根。