《汇编第07章输入输出程序设计课件》由会员分享，可在线阅读，更多相关《汇编第07章输入输出程序设计课件（61页珍藏版）》请在金锄头文库上搜索。
1、6.1 I/O接口概述,为什么需要I/O接口（电路）？ 微机的外部设备多种多样 工作原理、驱动方式、信息格式、以及工作速度方面彼此差别很大 它们不能与CPU直接相连 必须经过中间电路再与系统相连 这部分电路被称为I/O接口电路,第六章 输入/输出及中断系统,什么是I/O接口（电路）？ I/O接口是位于CPU与外设间用来协助完成数据传送和控制任务的逻辑电路 PC机系统板的可编程接口芯片、I/O总线槽的电路板（适配器）都是接口电路,一、 I/O接口的主要功能, 对输出数据进行缓冲和锁存 输出接口有锁存作用，解决速度匹配问题（CPU的高速与外设的慢速矛盾）,外 部 数 据 引 脚,锁存控制,D,C,
2、Q,D,C,Q,D,C,Q,输入接口有缓冲隔离作用,内 部 数 据 总 线,外 部 数 据 引 脚,选通,缓冲器, 对信号的形式和数据的格式进行变换 微机直接处理：数字量、开关量 对I/O端口进行寻址 与CPU和I/O设备进行联络,二、 I/O接口的典型结构,控制总线CB,地址总线AB,I/O接口电路,数据,控制,状态,数据总线DB,CPU,外设,控制寄存器,状态寄存器,数据寄存器,1. 接口电路的内部结构,CPU与外设主要有数据、状态和控制信息需要相互交换，于是从应用角度看内部： 数据寄存器 保存外设给CPU和CPU发往外设的数据 状态寄存器 保存外设或接口电路的状态 控制寄存器 保存CPU
3、给外设或接口电路的命令,2. 接口电路的外部特性,面向CPU一侧的信号： 用于与CPU连接 主要是数据、地址和控制信号 面向外设一侧的信号： 用于与外设连接 提供的信号五花八门 功能定义、时序及有效电平等差异较大,3. 接口芯片的分类,接口电路核心部分往往是一块或数块大规模集成电路芯片（接口芯片）： 通用接口芯片 支持通用的数据输入输出和控制的接口芯片 面向外设的专用接口芯片 针对某种外设设计、与该种外设接口 面向微机系统的专用接口芯片 与CPU和系统配套使用，以增强其总体功能,4. 接口电路的可编程性,许多接口电路具有多种功能和工作方式，可以通过编程的方法选定其中一种 接口需要进行物理连接，
4、还需要编写接口软件 接口软件有两类： 初始化程序段设定芯片工作方式等 数据交换程序段管理、控制、驱动外设，负责外设和系统间信息交换,三 、 I/O端口的编址,接口电路占用的I/O端口有两类编排形式 I/O端口单独编址 I/O地址空间独立于存储地址空间 如8086/8088 I/O端口与存储器统一编址 它们共享一个地址空间 如M6800、MCS51,I/O端口单独编址,优点： I/O端口的地址空间独立 控制和地址译码电路相对简单 专门的I/O指令使程序清晰易读 缺点： I/O指令没有存储器指令丰富,80 x86采用I/O端口独立编址,内存 空间,I/O 空间,FFFFF,0,FFFF,0,I/O
5、端口与存储器统一编址,优点： 不需要专门的I/O指令 I/O数据存取与存储器数据存取一样灵活 缺点： I/O端口要占去部分存储器地址空间 程序不易阅读（不易分清访存和访问外设）,内存 部分,I/O 部分,存储空间,0,FFFFF,四、输入/输出指令,PC系列机只使用A9A0寻址1024个I/O端口:000H3FFH 1、输入指令使用方法 IN AL，PORT ； PORT为8位端口地址:00HFFH 或者 MOV DX，PORT ；用DX间接端口寻址:000H3FFH IN AL，DX 2、输出指令使用方法 OUT PORT，AL ； PORT为8位端口地址:0FFH 或者 MOV DX，PO
6、RT ；用DX间接端口寻址:000H3FFH OUT DX ，AL 其中：把AL改为AX则进行16位的输入输出,五、 I/O地址的译码,I/O地址的译码方法与存储器地址的译码方法一样，但有它的特点： 每个接口电路通常占用少数几个I/O地址。 I/O地址不象内存地址，不那么强调地址的连续性。 部分译码时，可能中间地址线不连接，也有最低地址线不连接的情况。 常采用门电路进行地址译码或线选译码 除采用译码器、门电路进行译码外，I/O地址译码还经常采用可编程逻辑器件PLD。 为了给系统一定的选择余地，有些接口电路采用数字比较器、开关或跳线器等进行可选择的地址译码,IBM PC/XT主机板的I/O译码电
7、路,Y0 Y1 Y2 Y3 Y4 Y5,Y6 Y7,A5 A6 A7,A8 A9 AEN,-IOW,A B C,G2B G2A G1,74LS138,-DMA CS（8237） -INTR CS（8259） -T/C CS（8253） -PPI CS（8255）,-WRTDMAPG （写DMA页面寄存器）,-WRTNMIREG （写NMI屏蔽寄存器）,6.2 I/O 数据传送方式,程序控制下的数据传送通过CPU执行程序中的I/O指令来完成传送，又分为： 无条件传送 查询传送 中断传送 直接存储器存取（DMA）传送请求由外设向DMA控制器（DMAC）提出，后者向CPU申请总线，最后DMAC利用系
8、统总线来完成外设和存储器间的数据传送 I/O处理机CPU委托专门的I/O处理机来管理外设，完成传送和相应的数据处理,1、 无条件传送方式及其接口,在CPU与慢速变化的设备交换数据时，可以认为它们总是处于“就绪”状态，随时可以进行数据传送，这就是无条件传送，或称立即传送、同步传送 适合于简单设备，如LED 数码管、按键/按纽等 无条件传送的接口和操作均十分简单 这种传送有前提：外设必须随时处于就绪状态,IOR,三态缓冲器,OE,I/O装置,地址译码器,D7D0,A9A0,AEN,0160H,MOV DX, 160H IN AL, DX,MOV DX, 160H IN AL, DX,74LS244
9、,+5V,10K x 8,G1 G2,数据总线,CS,IOR,地址译码器,数据锁存器,AEN,A9A0,160H,输出设备,D7D0,MOV DX, 160H MOV AL, XXH OUT DX, AL,MOV DX, 160H MOV AL, BX OUT DX, AL,+5V,74LS373,300 x 8,LE OE,数据总线,CS,IOW,K7,K1,K0,+5V,D0D7,A0A9,CLK,LS06 反相 驱动器,LS273 8D 锁存器,LS244 三态 缓冲器,300H,译码,+5V,LED0,LED7,-G,IOW,IOR,AEN,next: mov dx,300h;DX指向
10、数据端口 in al,dx;从输入端口读开关状态 not al;反相 out dx,al;送输出端口显示 call delay;调子程序延时 jmp next;重复,2、查询传送方式及其接口,CPU先了解（查询）外设的工作状态，在外设就绪（可以交换信息的情况下）实现数据的输入或输出 对多个外设的情况，则CPU按一定顺序依次查询（轮询）。先查询的外设将优先进行数据交换 查询传送的特点是：工作可靠，适用面宽，但传送效率低,查询环节 寻址状态口 读取状态寄存器的标志位 若不就绪就继续查询，直至就绪 传送环节 寻址数据口 是输入，通过输入指令从数据口读入数据 是输出，通过输出指令向数据口输出数据,输入
11、状态,就绪？,数据交换,Y,N,1位 三态 缓冲器,-IOR,+5V,8D 锁存器,8位 三态 缓冲器,译码,A0A15,300H,301H,D0D7,D0,输入 设备,-IOR,-STB,R,Q,D,mov dx,300h;DX指向状态端口 status: in al,dx ;读状态端口 test al,01h ;测试标志位D0 jz status ;D00，未就绪，继续查询 inc dx ;D01，就绪，DX指向数据端口 in al,dx ;从数据端口输入数据,8D 锁存器,译码,1位 三态 缓冲器,R,Q,A0A15,300H,301H,D0D7,D7,D,+5V,-ACK,-IOW,-
12、IOR,输出 设备,mov dx,300h;DX指向状态端口 status:in al,dx;读取状态端口的状态数据 test al,80h;测试标志位D7 jnz status;D71，未就绪，继续查询 inc dx;D70，就绪，DX指向数据端口 mov al,buf;变量buf送AL out dx,al;将数据输出给数据端口,3、中断传送方式,程序 断点,主程序,中断请求,为外设,继续执行,返回断点,CPU在执行程序中，被内部或外部的事件所打断，转去执行一段预先安排好的中断服务程序； 服务结束后，又返回原来的断点，继续执行原来的程序,提供服务,中断服务程序入口,中断传送是一种效率更高的程
13、序传送方式 进行传送的中断服务程序是预先设计好的 中断请求是外设随机向CPU提出的 CPU对请求的检测是有规律的：在每条指令的最后一个时钟周期采样中断请求输入引脚,三态 缓冲器,+5V,8D 锁存器,8位 三态 缓冲器,R,Q,译码,8001H,中断向量号,D0D7,INTR,D,输入 设备,中断允许 触发器,A0A9,中断请求 触发器,-IOR,-INTA,-STB,中断请求（外设） 中断响应（CPU） 关中断（CPU） 断点保护（CPU） 中断识别（硬件/软件）,现场保护（用户） 中断服务（用户） 恢复现场（用户） 开中断（CPU/用户） 中断返回（用户）,中断服务是进行数据交换的实质性环
14、节,4、DMA传送方式,希望克服程序控制传送的不足：（约为几十KB/秒） 外设CPU存储器 外设CPU存储器 直接存储器存取DMA：不经CPU，不用指令 外设存储器（DMA写） （可达几MB/秒） 外设存储器（DMA读） 扩展：外设 外设 CPU出让系统总线（输出高阻），由DMA控制器（DMAC）接管系统总线,传送过程： CPU对DMA控制器进行初始化设置 外设、DMAC、CPU， 3者通过应答信号建立联系：CPU将总线暂交DMAC控制，事后再将控制权返还。 DMA传送 DMA读：存储器 外设 DMA写：存储器 外设 DMAC的功能： 对存储器寻址地址动加1/减1 计数器减1 判断传送是否完成,DMA传送原理示意图, 外设发出DMA请求 DMAC向CPU申请总线 CPU完成当前总线周期后响应,并释放总线控制权 DMAC得到总线控制权，并发出DMA响应信号 由DMAC发出各种控制信号，控制外设与存储器之 间的数据传送 数据传送完后，DMAC撤销HOLD信号 CPU释放HLDA信号，并重新控制总线,系统总线,CPU,DMAC,存储器,外设接口,AEN,IOW,MEMW,MEMR,IOR,MEMW,MEMR,IOW,IOR,AEN,HOLD,HLDA,DRQ,DACK,AEN,IOW,IOR,MEMW,MEMR,
