《学生FPG积码的原理与检测测验》由会员分享，可在线阅读，更多相关《学生FPG积码的原理与检测测验（15页珍藏版）》请在金锄头文库上搜索。
1、本科学生毕业论文论文题目：基于FPGA卷积码的原理与测试学 院：电子工程学院年 级：2009级专 业：通信工程姓 名：周荃学 号：20095455指导教师：刘勇2011年6月27日摘要为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。并提出了采用FPGA实现卷积码解码的Viterbi算法实时实现，给出了硬件实现的逻辑框图。该设计方案通过在ISE9.2i中仿真验证，译码结果正确，得到编码前的原始码元，速度显着提高，译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解
2、码部分得到应用，性能优良。矚慫润厲钐瘗睞枥庑赖。关键词W-CDMA；卷积码；Viterbi算法；FPGAAbstractIn order to solve the traditional victor than decoder structure is complex, decoding speed slow, consume resources big problems, this paper puts forward a new kind of applicable to the FPGA characteristics, storage and output parallel path
3、decoding work, synchronous storage path vector and state vector decoder design scheme. The design scheme in ISE9.2 through simulation test, decoding of I, get the right before encoding source of yuan, speed, significantly raise, decoder complexity significantly. And in the actual software radio comm
4、unication system channel decoding parts and get application, excellent performance.聞創沟燴鐺險爱氇谴净。KeywordsW-CDMA ;Convolutional Code ;Viterbi algorithm;FPGAI目录摘要I残骛楼諍锩瀨濟溆塹籟。AbstractII酽锕极額閉镇桧猪訣锥。前言1彈贸摄尔霁毙攬砖卤庑。一、卷积码的定义2謀荞抟箧飆鐸怼类蒋薔。二、卷积码的描述方法3厦礴恳蹒骈時盡继價骚。（一）图解表示和解析表示3茕桢广鳓鯡选块网羈泪。（二）其它表式3鹅娅尽損鹌惨歷茏鴛賴。三、 FPGA芯片介绍
5、4籟丛妈羥为贍偾蛏练淨。四、FPGA卷积码的编译码原理5預頌圣鉉儐歲龈讶骅籴。（一）编码原理5渗釤呛俨匀谔鱉调硯錦。（二）FPGA卷积码的译码原理6铙誅卧泻噦圣骋贶頂廡。1. veterbi算法6擁締凤袜备訊顎轮烂蔷。2. 译码原理6贓熱俣阃歲匱阊邺镓騷。五、译码器的设计与实现9坛摶乡囂忏蒌鍥铃氈淚。（一）译码器的设计9蜡變黲癟報伥铉锚鈰赘。（二）实现的性能模拟结果10買鲷鴯譖昙膚遙闫撷凄。（三）设计中改进和优先算法11綾镝鯛駕櫬鹕踪韦辚糴。结论12驅踬髏彦浃绥譎饴憂锦。参考文献13猫虿驢绘燈鮒诛髅貺庑。基于FPGA卷积码的原理与测试前言近年来，随着大规模集成电路的发展，电路实现技术水平获得较
6、大程度的提高，卷积码在众多通信系统和计算机系统中得到了越来越广泛的应用。在数据通信中，它的出现，使得数据调制解调器的传输速率和性能都产生了较大飞跃。研究和应用都已说明，在差错控制系统中卷积码是一种极具吸引力、颇有前途的差错控制编码。卷积码又称连环码，首先是由伊利亚斯（P.Elias）于1955年提出来的。它与前面讨论的分组码不同，是一种非分组码。在同等码率和相似的纠错能力下，卷积码的实现往往要比分组码简单。由于在以计算机为中心的数据通信中，数据通常是以分组的形式传输或重传，因此分组码似乎更适合于检测错误，并通过反馈重传纠错，而卷积码主要应用于前向纠错数据通信系统中。另外，卷积码不像分组码有严格
7、的代数结构，至今尚未找到严密的数学手段，把纠错性能与码的结构十分有规律的联系起来。锹籁饗迳琐筆襖鸥娅薔。从GSM系统、基于IS-95的窄带CDMA系统到W-CDMA系统，卷积编码做为一种有效的前向纠错码得到广泛的应用。但是卷积码解码1由于其算法复杂度随约束长度的增加而指数增长，增加了在具体系统实现中的难度。本文提出了一种采用现场可编程逻辑器件（FPGA）2实现卷积码解码的实现方法，并应用于W-CDMA实验系统中。構氽頑黉碩饨荠龈话骛。一、 卷积码的定义卷积码是一种对付突发错码的有效编码方法。通常记作（n,k,N）, 它将k个信息比特编为n个比特，即编码效率为Rc=k/n，N为约束长度，也就是说
8、该编码器有Nk个移位寄存器，n个模2加法器，n个移位寄存器为输出。其编码器的结构如图1所示：輒峄陽檉簖疖網儂號泶。1k1k1k1k1k2k3kNk每次输入k比特Nk级移存器12nn个模2加法器编码输出每输入k比特旋转一周尧侧閆繭絳闕绚勵蜆贅。图1-1 (k,n,N)卷积码编码器但是它与分组码不同的是编码后的n个码元不但与当前段的k个信息有关，而且与前面（N-1)段的信息有关，编码过程中相互关联的码元为Nn个。它的纠错能力随着N的增加而增大，而差错率随着N的增加而指数下降。在编码器复杂度相同的情况下，卷积码的性能优于分组码。故在GSM、窄带CDMA系统、第三代移动通信系统中都采用了卷积编码作为前
9、向纠错码。识饒鎂錕缢灩筧嚌俨淒。二、 卷积码的描述方法描述卷积码的方法主要有两类：图解表示和解析表示。（一） 图解表示和解析表示卷积码的图解表示又可分为树状图、网格图和状态图3种。通常卷积码的编码电路可以看做一个有限状态的线性电路，因此也可以利用状态图来描述编码过程。随着信息序列的输入，编码器中寄存器的状态在上述四个状态之间发生转移，并输出相应的码序列。将编码器随输入而发生状态转移的过程用流程图的形式来描述，即得到卷积码的状态图。凍鈹鋨劳臘锴痫婦胫籴。将状态图按照时间的顺序展开，即得到卷积码的格图（又称篱笆图）表示。除了利用状态图和格图描述卷积码的编码过程外，还可以利用树图来描述卷积码的编码过
10、程，在卷积码的序列译码算法中采用的就是树图结构描述方法。格图结构主要用于对卷积码编码过程的分析和Viterbi译码。卷积码的篱笆图或网格图，可表示出编码器状态转移与时间的关系。恥諤銪灭萦欢煬鞏鹜錦。（二） 其它表式卷积码的描述方法也有离散卷积法，生成矩阵法，码多项式法。三、 FPGA芯片介绍我们采用的FPGA芯片是美国Altera公司推出的FLEX系列芯片FLEX10K20。它具有高集成度，内有丰富寄存器等优点。由用户在工作现场定义其逻辑功能，可降低风险，适用于开发周期短，高性能，高集成度的各种电路设计。鯊腎鑰诎褳鉀沩懼統庫。FLEX10K系列芯片3都具有以下特点：可在线重新配置；1. 快速、
11、可预测连线延时的快速通道FastTrack连续式布线结构；2. 实现快速加法器和记数器的专用进位链；3. 高效实现高速、多输入逻辑函数的专用级联链；4. 为减小开关噪声的可编程的输出电压摆率控制；5. 遵守全PCI总线规定；6. 工作在PC机、SUN SPARC工作站等多种平台的强大的Aletra MAX+PLUS软件支持设计和自动布局、布线。硕癘鄴颃诌攆檸攜驤蔹。我们选用的EPF10K20TC144电源电压为5V，总管脚为144根，可用的I/O管脚有102根，逻辑单元LE共1,152个，内部自带的RAM为12,288 Bits，完全达到了卷积码解码所需要的内部存储器和逻辑单元的要求。阌擻輳嬪
12、諫迁择楨秘騖。四、FPGA卷积码的编译码原理（一）编码原理卷积码是一种向前纠错码FEC，用(n，k，m)表示。分组码不同，其监督元与本组信息元和前若干组的信息元有关。这种编码的纠错能力强，不仅可纠正随机差错，而且可纠正突发差错。卷积码根据需要，有不同的结构及相应的纠错能力，但都有类似的编码规律。卷积码的编码器是一个具有k个输入位（端）、n个输出位(端)，m为约束长度。氬嚕躑竄贸恳彈瀘颔澩。图4-1 卷积码的编码原理每当输入1比特时，此编码器输出3比特c1c2 c3釷鹆資贏車贖孙滅獅赘。怂阐譜鯪迳導嘯畫長凉。谚辞調担鈧谄动禪泻類。卷积编码充分利用各组信息元之间的相关性，在误码率和复杂度相同的情况
13、下性能优于分组码，并且最佳译码更易实现，因此在通信系统中得到广泛应用。但是卷积码没有严格的代数结构，尚未找到严密的数学手段将纠错性能与码的构成有规律地联系起来，目前大都采用计算机搜索号码。嘰觐詿缧铴嗫偽純铪锩。（二）FPGA卷积码的译码原理1. veterbi算法卷积码的译码方式有3种：Veterbi译码、门限译码和序列译码。其中维特比译码具有最佳译码性能，但硬件实现相对复杂。veterbi算法是检测离散马儿可夫过程有限状态序列的优化算法。在数字通信系统中，前向纠错卷积码编码和维特比译码用来提高系统性能，应用广泛。熒绐譏钲鏌觶鷹緇機库。维特比算法是一种最大似然译码算法。它不是在网格图上一次比较
14、所有可能的2条完整路径，而是接收一段，计算比较一段，选择一段最有可能的码段，从而达到整个码序列是一个有最大似然函数的序列。其基本原理是：以断续的接收码流为基础，逐个计算它与其他所有可能出现的连续的格状图路径的距离，选出其中概率最大的一条作为译码输出。鶼渍螻偉阅劍鲰腎邏蘞。维特比(Veterbi)译码算法是基于卷积码的网格图表示中路径的计算，其核心思想就是通过计算路径矢量进而寻找最短路径从而最终得到译码序列并可以纠正传输过程中的错误码字。纣忧蔣氳頑莶驅藥悯骛。2. 译码原理我们采用的卷积码解码算法是基于Viterbi译码算法4，关键技术就是“加比选”。如图2的网格子图所示，网格图中从前级每个节点
15、上都有2条支路延伸到下一级上，而下一级上的每2条支路又都汇聚在一个节点上。把汇聚在每一个节点上的两条路径的对数似然函数累加值进行比较，选择一条具有较大对数似然累加值的路径保存下来，而丢弃另外一条路径，使每一级留存下来的路径数保持常数（为编码约束长度的指数次幂）。该处理过程可简称为“加比选”。 在不同时刻对于同一节点的所有8个状态，分别计算以其为终点的2条分支路径的对数似然函数累加值并进行比较，舍弃其中对数似然函数累加值小的路径，保留对数似然函数累加值较大的路径，并将此路径称为剩余路径。由此可见，经过“加-比-选”电路以后，通过结束信息来确定最终得到的译码序列，其中每到来一个结束信息时，只将与已知发送信息相符的那条支路保留，以此类推，经过N-1个结束信息后，即可得到与发送序列最相似的译码路径。颖刍莖蛺饽亿顿裊赔泷。图4-2 译码原理下图为译码过程的流程图：开始建立网格图判断最优路径译码输出图4-3 译码过程假设调制方式是2PSK，归一化后信道噪声为加性高斯白噪，其双边噪声功率谱密度为，发送序列为等概的+1,-1序列，接收序列，其中是均值为0，方差
