《时序逻辑电路14培训讲学》由会员分享，可在线阅读，更多相关《时序逻辑电路14培训讲学（43页珍藏版）》请在金锄头文库上搜索。
1、第 14 章时序逻辑电路,本章学习目标,14.1时序逻辑电路概述,14.2寄存器,14.3计数器,14.4计数译码显示电路,本章小结,本章学习目标,理解时序逻辑电路的概念及分类。,掌握寄存器的功能、电路组成及工作原理。清楚环形脉冲分配器的电路构成和工作原理。,理解计数器的功能，了解二进制加法计数器、十进制计数器电路组成及工作原理。,清楚七段数码显示原理，掌握计数、译码、显示电路的组成。,14.1时序逻辑电路概述,14.1.1时序逻辑电路的概念,14.2寄存器,14.2.1并行输入、并行输出寄存器,14.2.2移位寄存器,14.2.3环形脉冲分配器,寄存器的功能：存储数码或信息。,寄存器的组成：
2、,触发器，1 个触发器能存放 1 位二进制数码，几个触发器可存放几位数码；,具备控制作用的门电路，以达到寄存器能按照寄存指令，存储输入的数码或信息。,14.2.1并行输入、并行输出寄存器,Q0 Q3 是寄存器并行的输出端，输出 4 位二进制数码。,4 位数码寄存器,4 个触发器的时钟输入端连在一起，受时钟脉冲的同步控制；,D0 D3 是寄存器并行的数据输入端，输入 4 位二进制数；,n 位二进制数是同时输入到寄存器的输入端，在输出端同时得到 n 位二进制输出数据。因此称为并行输入、并行输出寄存器。,工作原理,CP 上升沿出现时，Q0Q1Q2Q3 = D0D1D2D3，二进制数存入寄存器中。,1
3、4.2.2移位寄存器,在实际应用中，经常要求寄存器中数码能逐位向左或向右移动。,一、单向移位寄存器,1右移寄存器,各触发器的输出端 Q 与右邻触发器 D 端相连；各 CP 脉冲输入端并联；各清零端并联。,工作过程：,寄存器初始状态 Q0Q1Q2Q3 = 0000，D0D1D2D3 = 0000，输入数据为 1010；,第 1 个 CP 上升沿出现时：Q0Q1Q2Q3 = 0000，D0D1D2D3 = 1000,第 2 个CP 上升沿出现时：Q0Q1Q2Q3 = 1000，D0D1D2D3 = 0100,第 3 个 CP 上升沿出现时：Q0Q1Q2Q3 = 0100，D0D1D2D3 = 10
4、10,第 4 个 CP 上升沿出现时：Q0Q1Q2Q3 = 1010,第 1 个 CP上升沿出现前：Q3Q2 Q1Q0 = 0000，D3D2D1D0 = 0000,2左移寄存器,各触发器的输出端 Q 与左邻触发器 D 端相连；各 CP 脉冲输入端并联；各清零端并联。,工作过程：寄存器初始状态 Q0Q1Q2Q3 = 0000，输入数据为 1010；,第 1 个 CP上升沿出现前：Q3Q2 Q1Q0 = 0000，D3D2D1D0 = 0001,第 1 个 CP上升沿出现时：Q3 Q2Q1Q0 = 0001，D3D2D1D0 = 0010,第 2 个 CP上升沿出现时：Q3 Q2Q1Q0 = 0
5、010，D3D2D1D0 = 0101,第 3 个 CP上升沿出现时：Q3 Q2Q1Q0 = 0101，D3D2D1D0 = 1010,第 4 个 CP上升沿出现时：Q3 Q2Q1Q0= 1010,4 位左移寄存器状态表,动画 移位寄存器,二、双向移位寄存器,74LS194 4 位双向通用寄存器。,M1、M0 为工作方式控制端，取值不同，工作方式不同。工作时，应在电源 Vcc 和地之间接入一只 0.1 F 的旁路电容。与 CT74LS194 相容的组件有 CC40194 和 C422 等。,CT74LS194 功能表,14.2.3环形脉冲分配,环形脉冲分配器：使一个矩形脉冲，按一定的顺序在输出
6、端 Q0 Q3 之间，轮流分配反复循环输出的电路。,1电路,把输出端 Q3 接至右移输入端DSR，使 DSR = Q3；。,2工作原理,初始时，M1M0 = 11，寄存器处于并行输入工作方式；D0D1D2D3 = 1000；输入 CP 脉冲，在脉冲上升沿出现时，输出端输出 Q0Q1Q2Q3 = 1000。,工作时，M1M0 = 01，芯片处于右移工作方式，DSR = Q3 = 0。,当第 1 个 CP 脉冲上升沿出现时，DSR = 0 Q0；Q0 = 1 Q1；Q1 = 0 Q2 ；Q2 = 0 Q3，使 Q0Q1Q2Q3 = 0100，DSR = 0。,同理，第 2 个 CP 脉冲上升沿出现
7、时，Q0Q1Q2Q3 = 0010；DSR = 0。,第 3 个 CP 脉冲上升沿出现时，Q0Q1Q2Q3 = 0001；DSR = 1。,第 4 个 CP 脉冲上升沿出现时，Q0Q1Q2Q3 = 1000；回到初始状态。若不断输入脉冲，则寄存器状态依上面的顺序反复循环，输出端轮流分配一个矩形脉冲。,3状态表,环形脉冲分配器状态表,14.3计数器,14.3.1二进制计数器,14.3.2十进制计数器,在数字系统中，对脉冲的个数进行计数是常见的问题，用计数器便可解决。,计数器：具有计数功能的电路。,14.3.1二进制计数器,二进制计数器是各种类型计数器的基础。,一、二进制加法计数器,1异步二进制加
8、法计数器,电路如图所示。低位触发器的 Q 端接至高位触发器 CP 端。,动画异步二进制加法计数器,工作过程：,在计数前，Q3Q2Q1Q0 = 0000；第1个脉冲输入后，Q3Q2Q1Q0 = 0001； 第 2 个脉冲输入后，Q3Q2Q1Q0 = 0010；第 3个脉冲输入后，Q3Q2Q1Q0 = 0011 ， ; 第 16 个脉冲输入后，Q3Q2Q1Q0 = 0000，下一个脉冲来时，进入新的计数周期。,计数器所累计的输入脉冲个数是：,N = Q3 23 + Q2 22 + Q1 21 + Q0 20,由于上述计数器在计数过程中各触发器是由低位到高位逐级翻转，因此计数速度受到限制。,2同步二
9、进制加法计数器,电路：每个触发器的状态转换均与输入脉冲同步，因此计数速度较快。,工作原理：在计数脉冲输入时，各触发器在 J 、 K 都为 0 时，输出状态不变；J、K 都为 1 时，每输入一个脉冲，输出状态改变一次。因此，得到各触发器的逻辑关系如下表：,4 位同步二进制加法计数器的逻辑关系,二、同步二进制可逆计数器,实用的同步二进制计数器广泛采用中规模集成计数器。,例如 SN74193 同步 4 位二进制可逆集成计数器。,管脚说明：,A、B、C、D 为数据输入端；QA、QB、QC 、QD 是数码输出端；CP+ 和 CP- 分别为加法与减法计数脉冲输入端；CR 为置 0 端，LD 为置数控制端。
10、,功能说明：,当 LD = 1 时，若计数脉冲从 CP+ 端输入则进行加法计数；若计数脉冲从 CP- 端输入则进行减法计数。,当 CR = 1 时，计数器置零。,当 CR = 0 时，计数器输出状态与 LD、CP+ 与CP- 有关。,当 LD = 0 时，QA、QB、QC 、QD 由输入数据A、B、C、D 直接控制，达到预置数码之目的。,表中 表示信号可取任意值；表示由低电平向高电平变化时(上升沿)触发有效。,14.3.2十进制计数器,一、十进制的编码,用二进制数码表示十进制数的方法，称为二-十进制编码，简称 BCD 码。,8421BCD 码是最常用也是最简单的一种十进制编码。,二、十进制加法
11、计数器,1工作原理,先置 Q3Q2Q1Q0 = 0000；第 1 个脉冲出现时，Q3Q2Q1Q0 = 0001；第 2 个脉冲出现时，Q3Q2Q1Q0 = 0010； ；第 8 个脉冲出现时，Q3Q2Q1Q0 = 1000；第 9 个脉冲出现时，Q3Q2Q1Q0 = 1001；第 10 个脉冲出现时，Q3Q2Q1Q0 = 0000，Q3 输出进位脉冲，完成计数过程。,2常用芯片介绍,目前二-十进制的集成计数器应用较多，如 SN7490A兼有二进制、五进制和十进制三种计数功能。当十进制计数时，又有8421BCD码和5421BCD 码选用功能。,管脚排列,使用说明：,编码选择,若 QA 和 CP2
12、 连接，则执行 8421BCD 编码。,若 QD 和 CP1 连接，则执行 5421BCD 编码。,进位制选择,若计数脉冲从 CP2 处输入，在 QD、QC 、QB 端输出，则是五进制计数器；,若按上表中最后一栏方法接，则构成十进制计数器。,置 0、置 9 和计数选择,若 R0(1) = R0(2) = 1 且 S9(1) 或 S9(2) 中任一端为 0，则计数器清零；,若 S9(1)= S9(2) = 1，8421 码连接时 QDQCQBQA = 1001，计数器置 9；,若按功能表最下面 4 行任一行取值时，则进入计数工作状态。,电源电压 4.5 5.5 V，通常VCC = 5 V 。,1
13、4.4计数译码显示电路,14.4.1七段数码显示器,14.4.2分段显示译码电路,14.4.3计数译码显示电路的组合,14.4.1七段数码显示器,作用：把计数器的输出状态，翻译成人们习惯的十进制数码的字形，直观的显示出来。,分类：按显示器发光段数分为七段显示或八端显示；按显示器所用发光材料分为荧光数码管、半导体数码管及液晶显示器。,译码显示电路,七段数码显示器,七段发光线段分别用 a、b、c、d、e、f、g 七个小写字母表示。,七段显示组合与数字对照表,LED 数码管,LED 优点：亮度高、字形清晰，工作电压低(1.5 3 V)、体积小、可靠性高、寿命长，响应速度极快。,半导体数码管又称 LE
14、D 数码管，是一种广泛使用的显示器件。,LED 有两种：共阳极型和共阴极型,液晶分段数码显示器 利用液态晶体的光学特性做成的显示器,优点：工作电压低、耗电省和成本低廉等。,14.4.2分段显示译码电路,以七段数码管为例，分段数码显示器译码电路原理,SN7449 是集成七段字形译码器,14.4.3计数译码显示电路的组合,由 SN7490A(计数器)、SN7449(七段译码器)、BS205(共阴极七段数码管)连接组成 1 位十进制数的计数译码显示电路。,本章小结,一、时序逻辑电路,时序逻辑电路是数字电路的重要组成部分。,逻辑特点：电路的输出状态不仅与同一时刻的输入状态有关而且与电路原有状态有关。,
15、结构特点：具有控制作用的逻辑门电路和具有记忆作用的触发器两部分组成。,二、寄存器,寄存器是具有存储数码或信息功能的逻辑电路。,并行输入、并行输出寄存器：采用并行输入、并行输出的方式存储数码。,移位寄存器：不仅能存放数码组成的数据，而且能将数码所在的高位或低位状态进行移位(左移、右移和双向移位)。,三、计数器,2分段显示译码电路,计数器是对脉冲个数进行计数，具有计数功能的电路。,1二进制计数器,异步加法计数器,同步加法计数器,同步可逆计数器,十进制计数器,四、计数译码显示电路,1七段数码显示器,本章重点,了解时序逻辑电路的特点及分类。,理解寄存器、移位寄存器的组成及工作原理，了解中规模集成移位寄存器及应用。,掌握二进制、十进制及其相互转换，了解 BCD 码的含义。,理解二进制计数器的逻辑功能(同步、异步、加法、减法)。,了解异步二进制计数器、十进制计数器的连接；常用中规模集成计数器的功能及应用。,了解计数译码显示电路的原理。,本章难点,2计数器的工作过程分析。,1移位寄存器的工作原理分析。,学时分配,
