《实验、集成触发器课件》由会员分享，可在线阅读，更多相关《实验、集成触发器课件（15页珍藏版）》请在金锄头文库上搜索。
1、实验9、集成触发器, 实验目的, 时序逻辑电路的功能测试方法, 时序电路（计数器）的波形测量方法, 实验内容和要求, 注意事项,学会使用CMOS逻辑电路芯片 掌握时序逻辑电路的功能测试方法,时序逻辑电路的功能测试方法,静态测试,动态测试,CP 输入单次脉冲或正方波（f 1Hz）,将CP、1Q、2Q 逻辑灯,CP 输入正方波（f =1kHz）,将CP、1Q、2Q 示波器,要观察到真实的波形关系，关键是触发,时序电路（计数器）的波形测量,问题：,2. CP CH1，1Q CH2。触发信源选谁？,1. 观测3个以上的波形，应该如何操作？,3. 触发斜率应选上升沿还是下降沿？,两两比较 ,应选择频率低
2、的，即CH2,加计数器上升沿；减计数器下降沿,示波器的“触发”,触发,示波器何时开始显示波形,一旦触发被正确设定，它可以把不稳定的显示转换为有意义的波形,同步点,触发电平,触发水平位置,或左移、或右移,触发电平,触发的正确设定 三要素,1.信源,3.触发斜率,2.触发电平,波形不稳的常见问题：,2.信源选择： CH1未加信号，信号CH2，信源选择CH1,1.触发电平：在信号变化范围外,触发水平位置,触发电平,触发信源,触发电平的数字值,触发斜率,屏幕提示触发信息,308页,与触发有关的操作,TRIGGER,LEVEL,3. SET LEVEL TO 50%（设为50）,触发控制钮,1. LEV
3、EL（电平） 改变触发电平值,正确操作：应使触发电平设在信号振幅范围内,2. MENU（菜单） 显示触发功能菜单, 将触发电平设在信号振幅范围的中点,边沿触发功能菜单,触发类型 一般选“边沿”触发,可选：上升沿触发、下降沿触发,内触发：CH1、CH2,外触发：EXT、EXT/5,交流线 即50Hz工频信号,可选：自动、正常、单次触发,可选：直流、交流、噪音抑制、高频抑制、 低频抑制,时序电路（计数器）的波形测量,问题：,2. CP CH1，1Q CH2。触发信源选谁？,1. 观测3个以上的波形，应该如何操作？,3. 触发斜率应选上升沿还是下降沿？,两两比较 ,应选择频率低的，即CH2,加计数器
4、下降沿；减计数器上升沿,2. CP CH1，Q1 CH2。触发信源选谁？,应选频率低的通道！,错误：信源=CH1,正确：信源=CH2,显示情况,1. 观测3个以上的波形，应该如何操作？,应将所有波形与频率最低的波形比较！,具体操作：, 选择频率最低的信号2Q CH1显示, 触发信源选择 CH1, 其它信号CP、1Q分别送 CH2显示,错误的操作：,观察CP和Q1,观察CP和Q2,实验内容和要求,1验证JK触发器的逻辑功能 3异步4分频电路* 用示波器观察和记录CP、Q1、Q2的波形 4设计同步时序脉冲产生器 用示波器观察和记录CP、Q1、Q2和L的波形 5设计同步三分频电路 用示波器观察和记录CP、Q1、Q2的波形,实验9、集成触发器,要检查波形！,1验证JK触发器的逻辑功能,验证 体会、熟悉,J=K=0,SD= RD=0,实验9、集成触发器,不定？,注意事项,1电源（VDD=5V、VSS=地） 核对无误，再接入！ 2输出端切忌短路、线与！ 3多余输入端处理方法不能悬空 CMOS与非门、与门：接+5V CMOS或非门、或门：接地 4芯片管脚图（4011见389页）,留4个同学做卫生！,万用表用完后，请把表笔线整理好，并按号码顺序放入柜中！,实验9、集成触发器,芯片管脚图,MC14027 CD4027,MC14011 CD4011,MC14023 CD4023,见389页,
