《第七章电容版图设计教学案例》由会员分享，可在线阅读，更多相关《第七章电容版图设计教学案例（50页珍藏版）》请在金锄头文库上搜索。
1、IC工艺和版图设计,第七章 电容版图设计,主讲：黄炜炜,Email：,参考文献,1 . Alan Hastings著 . 张为 译 . 模拟电路版图的艺术.第二版 . 电子工业出版社 . CH6-7,本章主要内容,CH7,电容寄生效应,各种电容比较,电容匹配布局,电容类型及其容值变化,布线寄生电容,布线电容,布线电容,每层互连线都与上一层金属和下一层金属垂直可以减小重叠电容，但是这样会增加布线的复杂度。,布线电容,杂散电容变化率,布线电容,0.8um工艺的寄生电容,布线电容,0.8um工艺的寄生电容,布线电容,串扰,互连线直接的寄生电容Cm和互感Lm -在高密度布线时是一个令人困扰的难题。 -
2、有时会造成传输信号错误。,布线电容,串扰,布线电容,布线电容,电容版的有效面积由上极板和下极板的交叠区域决定。由于极板尺寸远大于介质厚度，所以对于薄膜电容通常可以忽略边缘效应。,本章主要内容,CH7,电容寄生效应,各种电容比较,电容匹配布局,电容类型及其容值变化,布线寄生电容,电容类型,MOS电容（NMOS）,电容类型,MOS电容（PMOS）,电容类型,PIP电容,电容类型,MIP电容,MIM电容,电容类型,Sandwich电容,电容类型,结电容,电容的变化,MOS电容中，电介质是单晶硅上的一层二氧化硅薄膜，薄膜厚度很小，现代CMOS工艺中栅氧化层的偏差一般在20%以内。 在多晶或金属电极上淀
3、积或生长的电介质比较难控制。介质层的介电常数除了和厚度有关外，还与淀积的介质层成分有关，氧化物-氮化物-氧化物结构的电介质很容易变化，偏差至少在20%。,结电容由基极和发射极扩散形成，由于硅的介电常数比较大，单位面积的电容也大于薄膜电容，平板结构的结电容偏差一般再20%，梳状的电容偏差为30%。,工艺偏差,电容的变化,电压调制,理想情况下，电容值与两端的偏压无关。事实上，结电容的电容值受偏压的影响很大。 PN结反向偏压增加时相应的耗尽区宽度也随之增加。所以电容值从零偏压的情况逐渐减小，最终因为耗尽区内的电场过强，引发雪崩击穿。正偏时因为外偏置电压抵消内建电势差，所以耗尽区变窄。 当正偏的结电容
4、等于内建电势差时耗尽区消失，且结电容迅速下降。,电容的变化,电压调制,栅压相当背栅为负时，体硅中的多数载流子被向上抽取并在氧化层下积累，此时电容由器件的栅介质决定。 栅正偏时，多数载流子被排斥从而远离表面，并形成耗尽区，随着偏压增大，耗尽区加宽，电容减小。 栅压等于阈值电压时，从体硅中抽取少子，使表面反型，反型层形成后，偏压增加只是增加少子浓度，不会影响耗尽区宽度。 如果源漏未连接到背栅，因为耗尽层厚度不变，所以电容值保持不变。 如果源漏短接到背栅，沟道使源漏短接，反型层成了电容下极板，电容增加到重新等于栅氧电容值。,本章主要内容,CH7,电容寄生效应,各种电容比较,电容匹配布局,电容类型及其
5、容值变化,布线寄生电容,电容的寄生效应,Poly-Poly电容的电路模型（无串联电阻的简单模型）,集成电容有明显的寄生效应，相对理想的电容由两块大平面板电极间的静电作用产生。这些相同的极板也会与集成电路的其它部分产生静电耦合，产生不希望的寄生效应。一般而言，C3的寄生电容比C2小，为了减小C3寄生电容，除了与电容相连的导线，一般不要让其它引线从电容上跨过，否则会增加不需要的电容，而且存在引发噪声耦合的可能。有时出于改进匹配减小串接电阻的考虑，在上极板加M1，C3的影响会变得明显。,电容的寄生效应,Poly-Poly电容的电路模型（含串联电阻的模型）,电容的寄生效应,各种电容比较,发射结电容,标
6、准双极工艺和模拟 BiCMOS工艺都能提供发射 结电容。 零偏电压下，这种电容 能提供较大的单位面积电容， 但是这种电容会随着反偏电压的增加而逐渐减小。结电容的这种较大的可变性使得它只能作为非关键处的电容使用。,各种电容比较,版图设计者需要确定是使用平板电容还是梳状电容。如果知道面电容和边电容时，可以估算是那种版图的面积更小。如果不知道面电容和边电容，则趋向于选择面电容，因为梳状电容电容值对边电容的依赖性更大，而边电容很难通过推导计算得出。,发射结电容,各种电容比较,如果阳极和衬底电势相连，那么基区扩散可以进入隔离区以节省版图面积。图中版图从中间公共隔离岛/发射区接触伸出叉指。该布局有利于减小
7、叉指长度和寄生电阻。,发射结电容,各种电容比较,MOS电容,MOS晶体管可以用作电容，但是其轻掺杂背栅会使寄生电阻增大。 MOS晶体管不适合作为电容使用，但是在有些CMOS工艺中往往是唯一的选择。使用MOS电容需要注意的是MOS晶体管的偏置通常不在C-V特性的阈值电压附近。,这样就可以使器件工作在积累区或强反型区，避免使MOS电容工作在耗尽区。 使用MOS电容时还需要注意因为电容的下极板轻掺杂（衬底或N阱），导致下极板寄生很大串联电阻，所以避免使用太长沟道的MOS来制作电容。如果略去源漏扩散，可以使用背栅接触完全包围栅极。,各种电容比较,MOS电容,标准双极工艺也可以制作MOS电容，使用发射区
8、作为下极板，金属作为上极板。为了防止N+和隔离区的P+发生过量漏电，可以将发射区和隔离区接在同一电位。,各种电容比较,MOS电容,可以把MOS电容的下极板（发射区）制作在与上极板相连的基区中。该结构使发射结电容和MOS电容并联，获得更大单位面积的电容，称为堆叠电容。,各种电容比较,PIP电容,结电容和MOS电容都使用扩散区作为下极板。隔离隔离扩散电极的PN结会产生很大的寄生电容并会限制加在电容器上的最大电压。许多CMOS和BICMOS工艺都包含了多层Poly，所以可以使用PIP来制作平板电容。 多晶硅栅作为电容下极板，电阻多晶硅层作为电容上极板。,各种电容比较,PIP电容,各种电容比较,PIP
9、电容,PIP电容通常都制作在场氧化层上。但是有些设计为了降低电容上极板和衬底的寄生电容，将PIP电容制作在深N+扩散区内，磷的重掺杂加速了LOCOS并生成厚场氧层，降低了电容和下极板和衬底之间的寄生电容。如果将深N+区连接到低阻节点，可以保护电容下极板免受衬底噪声干扰。当工艺不支持深N+或版图规则不允许电容位于深N+顶部时，N阱可以起到类似的屏蔽噪声的作用。 此外由于热氧化会使ONO电容的下极板较为粗糙，所以如果ONO电容下极板相对上极板偏置为正，那么在高压下电容介质容易发生断裂。,各种电容比较,PIP电容,PIP电容制作于N阱上可以起到屏蔽噪声的作用,各种电容比较,堆叠电容,多层金属相互交叉
10、形成的堆叠电容可以在一定程度上解决单位面积电容较小的问题。 堆叠电容一般由两部分构成，下部分由多晶硅、M1和两者的氧化物填充物构成，上面部分由M1、M2和两者之间的夹层氧化物构成（多层金属扩展工艺则可以使用多层MIP电容结构）。 假设多层氧化物和夹层氧化物具有同样高度，则双层金属工艺的堆叠电容的单位面积电容是简单MIP电容的2倍。,本章主要内容,CH7,电容寄生效应,各种电容比较,电容匹配布局,电容类型及其容值变化,布线寄生电容,电容匹配布局,电容匹配布局,电容匹配布局,电容匹配布局,电容匹配布局,电容匹配布局,电容匹配布局,电容匹配布局,电容匹配布局,本章重点内容,1.了解布线电容的构成及其造成的影响 2.了解工艺偏差对电容容值变化的影响 3.掌握电压调制对结电容的影响 4.熟练掌握电压调制对电容的影响，以及MOS电容的C-V特性 5.熟练掌握工艺中各种电容的结构及其特点 6.熟练掌握MOS电容、PIP电容、MIP电容及堆叠电容的Layout和剖面结构 7.掌握使用阱来屏蔽衬底噪声对电容的影响 8.了解电容的匹配布局,
