《第七章 半导体存储器知识讲解》由会员分享，可在线阅读，更多相关《第七章 半导体存储器知识讲解（29页珍藏版）》请在金锄头文库上搜索。
1、山东大学威海分校信息工程学院 邹晓玉,1,第七章 半导体存储器,7.1 概述 7.2 只读存储器(ROM) ROM的应用：实现组合逻辑函数 7.3 随机存储器(RAM) 7.4 存储器容量的扩展 本 章 小 结,山东大学威海分校信息工程学院 邹晓玉,2,第七章 半导体存储器7.1 概述,半导体存储器是一种能存储大量二值信息的半导体器件，它是数字系统不可缺少的组成部分。,通常把存储量和存取速度作为衡量存储器性能的指标。,半导体存储器的存储单元数目庞大，每个单元不可能直接引出输入输出端，而是给每个存储单元编一个地址，通过地址来对指定存储单元进行读写(即输出和输入数据)。,半导体存储器种类较多，从存
2、取功能上可分为只读存储器(ROM，Read-Only Memory)和随机存储器(RAM，Random Access Memory)两大类。,山东大学威海分校信息工程学院 邹晓玉,3,半导体存储器的分类与作用：,ROM：,RAM：,在正常工作状态下只能从中读取数据，不能快速地随,时修改或重新写入数据，用于存放永久性的、不变的数据。,在正常工作状态下可以随时向存储器里写入数据或从,中读出数据，用于存放一些临时性的数据或中间结果，需要经常改变存储内容。,ROM分为掩膜ROM、可编程ROM(PROM)、可擦可编程 ROM (EPROM ) 、电擦除可编程ROM(E2PROM)、快闪存储器(Flash
3、 Memory)等。,随机存取存储器又可分为静态RAM(SRAM)和动态RAM(DRAM)。,山东大学威海分校信息工程学院 邹晓玉,5,7.2 只读存储器(ROM),7.2.1 掩模ROM,其中存储的数据是在制作过程中使用掩模板确定的，这种掩膜板是按照用户的要求专门设计的，因此，掩模ROM在出厂时内部存储的数据已经固定下来了。,ROM组成： 地址译码器,存储矩阵,输出缓冲电路,山东大学威海分校信息工程学院 邹晓玉,6,n位地址码,对应2n个地址,m位输出,存储矩阵中包含了大量的存储单元，每一个或一组存储单元被编为一个地址；,地址译码器负责把输入的地址代码译成相应的控制信号，利用该控制信号从存储
4、矩阵中把指定的单元选出，将其中的数据送给输出缓冲器。,输出缓冲器有两个作用：,一是提高存储器的带负载能力；二是实现对输出状态的三态控制，以便和系统总线联接。,字 线,位线,例如，一个n位地址输入，m位数据输出的ROM结构,山东大学威海分校信息工程学院 邹晓玉,7,地址译码器有n位地址输入端，有2n个输出地址信息，每个输出信息对应一个存储单元，而每个单元存放一个字，共有2n个字（W0、W1、W2n-1称为字线）；,每个字有m位，对应从D0、D1、Dm-1输出，称为位线； 每个字线与位线的交叉点都是一个存储单元，交叉点的数目也就是存储单元的数目； 存储器的容量是2nm(字线位线)。 ROM中的存储
5、体可以由二极管、三极管和MOS管来实现。,山东大学威海分校信息工程学院 邹晓玉,8,二极管ROM的电路实现,字的读出方法,在对应的存储单元内存入的是1还是0，是由接入或不接入相应的二极管来决定的。,二极管与门构成的与阵列,二极管或门构成的或阵列,山东大学威海分校信息工程学院 邹晓玉,9,存储矩阵,为了便于表达和设计，通常简化为下图所示。,44 ROM阵列图,有存储单元,地址译码器,A1,A0,W0,W1,W2,W3,W3 =A1A0,D3 = W1 + W3,D1 = W1 + W3,D2 = W0 + W2 + W3,D0 = W0 + W1,山东大学威海分校信息工程学院 邹晓玉,10,掩膜
6、ROM电路结构简单、集成度高、工作可靠、成批生产时价格又很低，所以非常适合于用来存储那些固定不变的信息，例如数学和物理学中的各种常数、固定的函数表、字符的点阵代码等等。,在开发数字系统过程中，经常要按照设计者的意图得到所需内容的ROM，这就用到可编程ROM，即PROM。,Programmable Read Only Memory,山东大学威海分校信息工程学院 邹晓玉,11,编程工具，将某些存储单元上的熔丝用大电流烧断，该单元存储的内容就变为0，此过程称为编程；,7.2.2 可编程只读存储器（PROM）,PROM的可编程存储单元,在编程前，存储矩阵中的全部存储单元的熔丝都是连通的，即每个单元存储
7、的都是1；,用户可根据需要，借助一定的,熔丝烧断后不能再接上，故PROM只能进行一次编程，数据一经写入，就不能修改。,因此，PROM不能满足研发过程中经常修改的需要，这,就要求有一种可以擦除重写的ROM。,山东大学威海分校信息工程学院 邹晓玉,12,7.2.3 可擦可编程ROM,一、EPROM ( Erasable Programmable ROM ),最早出现的是用紫外线照射擦除的EPROM，虽具备了可,擦除重写的功能，但擦除操作复杂，擦除速度很慢。,擦除原理作为了解内容自学。,二、E2PROM ( Electrically Erasable Programmable ROM ),电擦除可编
8、程ROM改用电信号擦除，擦除和写入时需要,加高电压脉冲，并且擦、写的时间都较长，所以在系统的正常工作状态下，仍然只能工作在读出状态。,山东大学威海分校信息工程学院 邹晓玉,13,快闪存储器简称闪存，是一种电子式可清除程序化只读存储器的形式，允许在操作中被多次擦或写。 它是一种不需要电力就能保存资料的可重写的记忆体。市面上的储存卡,U盘;、MP3播放器、数码照相机;和部分手机都是使用闪存。,三、快闪存储器 ( Flash Memory ),快闪存储器既吸收了EPROM结构简单、编程可靠的优点，,又保留了E2PROM擦除的快捷特性，集成度可以作得很高。,普通E2PROM只允许单线程重写数据，闪存允
9、许多线程重写(同时在多个点重写数据)，所以闪存比普通E2PROM快。,山东大学威海分校信息工程学院 邹晓玉,14,7.2.4 ROM的应用：实现组合逻辑函数,从ROM的阵列图不难发现，若将输入地址视为一组输入,逻辑变量，那么每个数据输出端都将给出一个输入逻辑变量的组合逻辑函数。正如前面讲过的44位ROM的例子，若把A1和A0看作输入变量，则D3、D2、D1、D0便是A1和A0的四个组合逻辑函数。,由此可得出结论：在具有n位地址输入的ROM中，若以地址输入为逻辑变量的输入端，以数据输出为逻辑函数的输出端，则只需向ROM中写入适当的数据，就能产生任何一种n变量组合逻辑函数。,山东大学威海分校信息工
10、程学院 邹晓玉,15,例：试用ROM产生下列一组组合逻辑函数,解：首先将组合逻辑函数展开成最小项之和形式：,ROM中每根字线就是一个最小项的译码输出(Wi=mi)，该组,逻辑函数有四个输入量四个输出量，所以应选164的ROM。,山东大学威海分校信息工程学院 邹晓玉,16,164的ROM，即有四位地址和四位输出的ROM。 以它的地址端A3 、A2 、A1和A0作为输入逻辑变量A、B、C、D的输入端，以它的数据输出端D3、D2、D1、D0作为逻辑函数Y3 、 Y2、Y1、Y0的输出端。,根据组合逻辑的最小项表达式列出真值表，也就是ROM的数据表，见右图：,山东大学威海分校信息工程学院 邹晓玉,17
11、,根据数据表画出点阵图如图所示。,山东大学威海分校信息工程学院 邹晓玉,18,7.3 随机存储器(RAM),随机存取存储器又叫随机读/写存储器，简称RAM，指的是可以从任意选定的单元读出数据，或将数据写入任意选定的存储单元。 优点：读写方便，使用灵活。 缺点：掉电丢失信息。,分类： SRAM （静态随机存取存储器） DRAM （动态随机存取存储器）,山东大学威海分校信息工程学院 邹晓玉,19,7.3.1 静态随机存储器 ( SRAM ),SRAM通常包括：,存储矩阵,地址译码器,读/写控制电路,地址译码一般分为行地址译码器和列地址译码器两部分。,1. SRAM结构框图如右图所示：,读/写控制电
12、路用于控制电路的工作状态。CS为低电平有效的片选控制端；R/W为读/写控制端。,山东大学威海分校信息工程学院 邹晓玉,20,2. RAM 的读写原理,当CS=时，RAM被选中工作。,若A11A10A9A8A7A6A5A4A3A2A1A0=000000000000,表示选中列地址为A11A10A9A8=0000、行地址为A7A6A5A4A3A2A1A0=00000000的存储单元。 此时只有X0和Y0为有效，则选中第一个信息单元的k个存储单元，对这k个存储单元进行读出或写入。,山东大学威海分校信息工程学院 邹晓玉,21,若此时R/W=0时，进行写入数据操作。 当CS=1时，不能对RAM进行读写操
13、作，所有端均为高阻态，将存储器电路与外部连,线隔离，因此，可以直接把 其I/O端与系统总线相连，也可将多个芯片的I/O端并联使用。,山东大学威海分校信息工程学院 邹晓玉,22,静态存储单元：利用基本SR触发器存储信息。保存的信息不易丢失。 动态存储单元：利用MOS的栅极电容来存储信息。由于电容的容量很小，以及漏电流的存在，为了保持信息，必须定时给电容充电，通常称为刷新。,动态随机存储器(DRAM)结构及原理自学。,7.3.2 动态随机存储器 ( DRAM ),注：,山东大学威海分校信息工程学院 邹晓玉,23,7.4 存储器容量的扩展,存储器的容量：字数位数 位扩展（即字长扩展）：将多片存储器经
14、适当的连接，组成位数增多、字数不变的存储器。 方法：用同一地址信号控制 n个相同字数的RAM。,例：将8块10241的RAM扩展为 10248的RAM。 将8块10241的RAM的所有地址线、CS(片选线)和读写控制端R/W分别对应并接在一起，而每一片的位输出作为整个RAM输出的一位。,当一片ROM或RAM不能满足存储容量要求时，就需要将多片ROM或RAM组合起来，以扩展出容量更大的存储器。,山东大学威海分校信息工程学院 邹晓玉,24,扩展成10248 RAM需用10241 RAM的芯片数为：,将10241的RAM扩展为10248的RAM的位扩展法,山东大学威海分校信息工程学院 邹晓玉,25,
15、 字扩展,将多片存储器经适当的连接，组成字数更多，而位数不变的存储器。 例：由10248的 RAM扩展为40968的RAM。 分析：共需四片10248的 RAM芯片。 10248的 RAM有10根地址输入线A9A0。 40968的RAM有12根地址输入线A11A0。 选用2线-4线译码器，将输入接高位地址A11、A10，输出分别控制四片RAM的片选端。,山东大学威海分校信息工程学院 邹晓玉,26,10248的RAM扩展为40968的RAM-字扩展法,山东大学威海分校信息工程学院 邹晓玉,27,(3) 字位扩展,例：将10244的RAM扩展为20488 RAM。 位扩展需2片芯片，字扩展需2片芯
16、片，共需4片芯片。 字扩展只增加一条地址输入线A10，可用一反相器便能实现对两片RAM片选端的控制。 字扩展是对存储器输入端口的扩展， 位扩展是对存储器输出端口的扩展。,山东大学威海分校信息工程学院 邹晓玉,28,将10244的RAM扩展为20488 RAM-字位扩展,山东大学威海分校信息工程学院 邹晓玉,29,本 章 小 结,掌握半导体存储器的总体电路结构：,半导体存储器中采用按地址存放数据的方法，只有那些,被输入地址代码指定的存储单元才能与输入/输出端接通，进行读/写操作，而输入/输出电路是公用的。,所以，存储器的电路结构中必须包含：地址译码器、存,储矩阵和输入/输出电路(ROM是输出缓冲器，RAM是读/写控制电路)。,掌握用存储器来实现组合逻辑函数的方法,将地址输入作为输入逻辑变量，将数据输出端作为输出逻辑变量，根据要产生的逻辑函数写入相应的数据，存入数据表，在输出端就能得到所需要的组合逻辑电路了。,
