《第二章计算机系统组成与工作原理培训教材》由会员分享，可在线阅读，更多相关《第二章计算机系统组成与工作原理培训教材（45页珍藏版）》请在金锄头文库上搜索。
1、计算机系统的基本结构与组成 冯诺依曼结构及其改进 计算机工作原理（模型机）,计算机系统的多层结构,应用软件,编译器 汇编器 数据库管理系统 操作系统 设备驱动程序 Web浏览器 中断服务程序,异常事件处理机构 指令系统 CPU 高速缓存 RAM I/O子系统 通信子系统,I/O设备 通信设备,用户接口,系统调用接口,I/O和通信接口,外部设备,硬件系统,系统软件,2.1 计算机系统结构与组织模型,微计算机组成原理,体系结构中各部件的功能及互联,传统意义的三总线，看成CPU引脚的延伸,总线结构,1 总线是计算机中各类公共信号线的集合，是计算机系统中各部分联络的规范通道。,2 传统意义观点，组成微
2、机系统的各部分通过地址总线AB、数据总线DB和控制总线CB联系在一起。,数据总钱DB（Data Bus）用来传输数据信息，是双向总线，CPU既可通过DB从内存或输入设备读入数据，又可通过DB将内部数据送至内存或输出设备。 地址总线AB（Address Bus）用于传送CPU发出的地址信息，是单向总线。目的是指明与CPU交换信息的内存单元或I/O设备。 控制总线CB（Control Bus）用来传送控制信号、时序信号和状态信息等。其中有的是CPU向内存和外设发出的信息，有的则是内存或外设向CPU发出的信息。可见，CB中每一根线的方向是一定的、单向的，但作为一个整体则是双向的，所以在各种结构框图中
3、，凡涉及到控制总线CB，均以双向线表示。,单总线,寄存器组、暂存器为ALU提供操作数和结果存放,ALU ( Arithmetic Logic Unit 算数逻辑单元) 完成基本算数、逻辑运算 状态标志寄存器 根据运算结果设置状态标志,运算器,整个CPU内部各单元用片内总线互连,CPU,指令译码(根据指令要求产生对应控制电平)和确定操作时序(这些控制电平在什么时刻产生?维持多长时间),指令,控制电平,时序发生器,译码逻辑,控制信号,时钟,时钟周期计算机系统中最小计时单位，由系统时钟确定 指令周期执行一条指令的时间，包括取指令+译码+执行 工作周期指令执行分成几个阶段，每个阶段的时间,指令地址计算
4、,取指令,指令译码,计算操作数地址,取操作数,运算,计算操作数地址,存操作数,控制器,寄存器阵列,专用,通用,CPU内部的临时存放单元，暂存数据或地址 访问效率高 数量有限,程序计数器 堆栈指针 标志寄存器,暂存器,ALU,状态标志寄存器,寄存器组,ALU bus,PC,MAR,IR,控制部件,MBR,memory,面向寄存器的CPU模型,DB,AB,求补 移位 算数和布尔逻辑,以全加器为基础，辅之以移位寄存器及相应控制逻辑，完成加、减、乘、除四则运算和各种逻辑运算,存放运算操作数和结果,寄存器组 (RS),通用寄存器组,堆栈指针(SP),程序计数器(PC),地址缓冲器,数据缓冲器,指令寄存器
5、(IR),指令译码器(ID),操作控制器(OC),累加器(ACC),累加锁存器,标志寄存器(FR),暂存器,根据指令发出控制信号,地址总线,数据总线,控制总线,暂时存放数据和地址,指示栈项地址,存放下一条要执行的指令的地址,寄存ALU操作结果的状态,存储器组织,内存单元与地址 计算机的内存储器是由若干内存单元组成的，每个内存单元存放一个字节的二进制信息。内存单元的总数目叫内存容量； 计算机中每个内存单元有惟一的地址，CPU通过地址对指定单元的数据进行访问（读写）； 内存容量的大小由CPU的寻址空间决定。寻址空间=2n。(n=表示地址的二进制位数),56 2A 9B 15 0B5,0 x200
6、0 x201 0 x202 0 x203 0 x204 0 x205 0 x206,地址,内存单元,56 2A 9B 15 0B5,地址寄存器,地址译码器,CPU地址信号,0 x200 0 x201 0 x202 0 x203 0 x204 0 x205 0 x206,数据缓冲器,CPU数据总线,读写控制逻辑,CPU控制信号,9B,主板 芯片组,汇编指令示例,算术类,逻辑类,传送类,示例 程序的执行过程,取指令、分析指令、执行指令,AB,DB,地址译码,读控制,MOV 5CH, R1 ADD R1, 2EH, R2,1,CPU指令集 指令类型、格式、寻址方式，RISC或CISC策略 存储器系统
7、 分级实现系统需求（寄存器、高速缓存、主存、辅存） 运算器+控制器+寄存器=CPU 总线结构 并行处理技术,2.3 对冯诺依曼体系的改进,PK,CISC 寻址方式丰富，指令类型多 指令功能强，开发难度低 译码复杂、效率低 规整性不好，不利于流水作业,RISC 指令系统简化，格式简单 功能单一，复杂功能需组合完成 译码、执行效率高 有利于流水作业,Complex Instruction Set Computer,Reduced Instruction Set Computer,不同的CPU设计策略：CISC与RISC,CISC（Complex Instruction Set Computer，复
8、杂指令集计算机） 不断增强原有指令的功能以及设置更为复杂的新指令取代原先由程序段完成的功能，从而实现软件功能的硬化。 RISC（Reduced Instruction Set Computer，精简指令集计算机） 通过减少指令种类和简化指令功能来降低硬件设计复杂度，从而提高指令的执行速度。 现代计算机：RISC+CISC,CISC与RISC的数据流,IR,ID,REG,ALU,MEM,开始,退出,IR,ID,ALU,MEM,REG,微操作通道,开始,退出,单通数据通道,RISC：Load/Store结构,CISC：寻址方式复杂,CISC与RISC (Complex Instruction Se
9、t Computer & Reduced Instruction Set Compute),美国加州大学Berkeley分校的研究结果表明： 许多复杂指令很少被使用，“2-8原则” 控制器硬件复杂（指令多，且具有不定长格式和复杂的数据类型），占用了大量芯片面积，且容易出错，VLSI设计困难。 指令操作繁杂，执行速度慢。 指令规整性不好，不利于采用流水线技术提高性能。,RISC的特点及设计思想,RISC机的设计应当遵循以下五个原则： 指令条数少，格式简单，易于译码； 提供足够的寄存器，只允许load和store指令访问内存； 指令由硬件直接执行，在单个周期内完成； 充分利用流水线； 强调优化编译
10、器的作用；,流水线结构（指令并行） 把一个复杂的过程分解为若干子过程（工序），每个子过程由专门的功能部件完成 工序划分越细，则只完成更简单的任务 各工序用相同的时间完成该阶段任务,取指,指令1,指令2,指令3,指令4,时间重叠,流水线技术是一种将每条指令分解为多步骤，并让各步操作重叠进行，从而实现几条指令并行处理的技术。,Pentium使用的6步流水线结构 取指令；指令译码；地址生成；取操作数；执行指令；存储或写回结果。,利用好流水线，需要 每条指令执行能分解为相同的步数；每步的执行时间相同适合RISC指令集,流水线冲突 数据依赖：由于指令执行时间不等，第二条指令要等待上一条指令的结果；重新调
11、度执行顺序 控制依赖：若上一条指令是分支指令，则当前取指及后续操作无效，需要根据分支地址重取指令；分支预测与推测执行 资源冲突：硬件资源有限，后续操作只能等待前序指令运算结束后进行；改变资源设计，使其能被同时访问；超标量流水线, 取指令 译码 执行 回写,流水线冲突,乱序流水线指令乱序执行，减少冲突,超标量流水线,寄存器重定向,1#,2#,超标量结构,两条输入流水线,三条执行流水线,用于执行不需要访问存储器的指令,可处理所有需要或不需要访问存储器的指令,可用于进行乘、除类较复杂的算术运算,存储器子系统,寄存器组 高速缓存Cache 系统主存储器 次级存储器,容量,速度,小,大,慢,快,形成统一
12、的存储系统，兼顾速度、容量、价格需求,层次结构,CPU,RAM,CACHE,命中率与数据访问局部性(locality) 加载一个地址的数据之后，继续加载它附近的数据 (空间局域性) 在加载一个地址的数据之后，短时间内重新加载这块数据 (时间局域性),高速缓存解决处理速度与存储速度的矛盾,虚拟内存,内存容量不够？-磁盘的一部分“划到”内存？,虚拟存储技术：将低层存储器映像到高层存储器利用次级存储器扩展物理内存容量。 计算机系统中由内存管理单元（MMU）实现：逻辑地址 物理地址,物理地址与物理内存对应的地址 逻辑地址程序运行中对存储单元地址的描述，与物理地址没有直接联系 虚拟地址所有存储空间（包括
13、虚拟内存）的地址描述,无需多言，所有的存储访问最后都落实在物理内存。MMU负责逻辑地址 物理地址,CPU,MMU,映射表,逻辑地址,物理地址,Cache 内存 磁盘,简化寻址方式：各进程使用独自连续的（逻辑）地址空间，无需考虑该空间在物理内存中的分布； 提高内存使用效率：程序分片段动态调度使用内存，实现内存扩展的效果并为多任务共享内存提供条件； 访问控制：地址转换过程中进行检查，防止非法访问未授权的系统资源和用户资源。,MMU特点,总线与输入/输出子系统,早期总线 CPU是唯一主设备；总线结构与处理器紧密相关； 当前总线部件标准化；力求与与处理器结构及实现技术无关；支持多主设备；采用总线控制器
14、。,输入/输出方式 程序控制 中断控制 DMA 通道方式（I/O处理机）,控制器,运算器,程序存储器,数据存储器,CPU,哈佛结构,控制器,运算器,CPU,程序,数据,存储器,冯诺依曼结构,并行处理技术,大规模并行处理机（MPP）是一种价格昂贵的超级计算机，它由许多CPU通过高速专用互联网络连接。 机群（cluster）由多台同构或异构的独立计算机通过高性能网络或局域网连在一起协同完成特定的并行计算任务。 刀片（blade）通常指包含一个或多个CPU、内存以及网络接口的服务器主板。通常一个刀片柜共享其它外部I/O和电源，而辅助存储器则有距离刀片柜较近的存储服务器提供。 网格（Network）是
15、一组由高速网络连接的不同的计算机系统，可以相互合作也可独立工作。网格计算机将接受中央服务器分配的任务，然后在不忙的时候（如晚上或周末）执行这些任务。,多机系统,多核处理器与多线程技术,利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，进而兼容多线程操作系统和软件，减少了CPU的闲置时间，提高的CPU的运行效率。,单片集成多个处理器内核（片上多核CMP），多个微处理器核心就可以并行地执行程序代码，因而具有了较高的线程级并行性。,多核系统,SISD,SIMD,MISD,MIMD,阵列机 并行机,单机 顺序处理机,？,多处理机,处理器,cache,M,I/O,处理器,cache,处理器,cache,使用单总线连接的对称多处理器,使用网络互联的多处理器,（SMP，Symmetrical Multi-Processing）,2.4 计算机系统性能描述,字长 计算机处理的数据宽度 存储容量 计算机支持的存储单元深度 处理速度 单位时间操作的指令数 （MIPS Million Instructions Per Second-每秒百万条指令）,MIPS=f
