第3章门电路福州大学课件数字电子技术基础

《第3章门电路福州大学课件数字电子技术基础》由会员分享，可在线阅读，更多相关《第3章门电路福州大学课件数字电子技术基础（95页珍藏版）》请在金锄头文库上搜索。

1、第3章 门电路,目录：,3.1 概述 3.2 半导体二极管门电路 3.3 CMOS门电路 3.5 TTL门电路,3.1 概述,门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 ,门电路中以高/低电平表示逻辑状态的1/0,获得高、低电平的基本原理,开关,正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1,高/低电平都允许有一定的变化范围,数字电路的分类,分立元件门电路 集成电路 按集成度分为： SSISmall Scale Integration（110门/片） MSIMedium Scale Integration（10100门/片） LSILarge Scal

2、e Integration （10010000门/片） VLSIVery Large Scale Integration（10000门/片）,集成电路,双极型二极管、三极管 特点：功耗大、速度高、集成度低 单极型MOS管 特点：功耗低、速度高、集成度高,3.2 半导体二极管门电路,3.2.1 二极管的开关特性：,1.二极管的伏安特性（单向导电性）,VON二极管的开启电压,2. 二极管的开关等效电路：,3.二极管的动态电流波形：,反向恢复时间tre ns级,3.2.2 二极管与门,设VCC = 5V，加到A,B： VIH=3V VIL=0V 二极管导通时VDF=0.7V,0.7V,0.7V,0.

3、7V,3.7V,3.2.3 二极管或门,0V,2.3V,2.3V,2.3V,设加到A,B： VIH=3V VIL=0V 二极管导通时VDF=0.7V,二极管构成的门电路的缺点：,电平有偏移 带负载能力差 只用于IC电路内部的基础单元,3.3 CMOS门电路3.3.1 MOS管的开关特性,一、MOS管的结构,S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底,金属层,氧化物层,半导体层,PN结,以N沟道增强型为例：,当VGS0时，MOS截止；,当VGS VGS（th）时，MOS导通，电流iD从D（漏极）流向S（源极）。,(1) VIL=

4、0时，D-S间不导通，MOS管截止，ROFF109，开关断开 (2) 加上足够高的+VIH，且大于VGS（th），D-S间形成n型导电沟道，MOS管导通， RON1K，开关接通 D-S间相当于是一个受VI控制的开关,二、 N沟道增强型MOS管的开关状态,三、 MOS管的开关等效电路,OFF 截止状态,ON导通状态,几pF,四、MOS管的四种类型,N沟道增强型,P沟道增强型,N沟道耗尽型,P沟道耗尽型,开启电压： VGS（th）0,开启电压： VGS（th）0,夹断电压： VGS（off）0,夹断电压： VGS（off）0,3.3.2 CMOS反相器的电路结构和工作原理,一、电路结构,互补输出结

5、构,3.3.2 CMOS反相器的电路结构和工作原理,一、电路结构,设：VIH=5V，VIL=0V， 且VDD|VTN|+|VTP|,当VIL0时，T1截止，T2导通，VoVDD；,当VIHVDD时，T2截止，T1导通，Vo0。,T1 、T2轮流工作，功耗低,二、电压、电流传输特性,AB段： VIVDD-|VGS(th)P|, BC段： VGS(th) NVIVDD-|VGS(th)P|,特点：开关特性近似于理想开关特性，噪声容限大。,阈值电压VTH,1、电压传输特性,二、电压、电流传输特性,2、电流传输特性,AB和CD段：ID0 BC段：电流变化大 VTH附近电流最大,Note：尽量使CMOS

6、管工作时避开BC段，预防功耗过大而损坏。,三、输入端噪声容限,高电平噪声容限：,低电平噪声容限：,结论：可以通过提高VDD来提高噪声容限,噪声容限与VDD的关系：,3.3.3 CMOS 反相器的静态输入和输出特性,一、输入特性,输入特性：iIf（VI）,Note：MOS管本身是VGS控制电流iD，无输入特性，由于MOS管的栅极和衬底之间的绝缘层SiO2非常薄，极易被击穿（耐压约100V），所以必须在CMOS电路的输入端加保护电路。,一、输入特性,分布式二极管,二、输出特性,结论： VDD越大，则RO越小，VOL变化也越小,1、低电平输出特性 VOLf（IOL）,二、输出特性,2、高电平输出特性

7、VOHf（IOH）,结论： VDD越大，则RO越小，VOH变化也越小,3.3.4 CMOS反相器的动态特性,一、传输延迟时间（tpd）,1.原因：,2.指标：,3.改进措施：,减小CL和RON，即减小CL并增大VDD和VIH 。,寄生电容和负载电容的充放电，与RON（VDD）有关；,74HC04的tpd约9ns；74AHC04的tpd约5ns。,三、动态功耗,定义：,当CMOS反相器从一种稳定工作状态转变到另一种稳定状态的过程中，将产生附加功耗。,来源：,一部分是因为T1和T2在短时间内同时导通所产生的瞬时导通功耗PT；,另一部分是对负载电容充电、放电所消耗的功率PC。,三、动态功耗,1.充放

8、电功耗PC,三、动态功耗,2.导通功耗PT,总动态功耗PD：,静态功耗可以忽略不计。,总结：VDD对性能的影响,VDD越大，则：,噪声容限越大抗干扰性强,输出特性好驱动能力强,tpd小速度快,功耗大,3.3.5 其他类型的CMOS门电路,一、其他逻辑功能的门电路,1. 与非门,2.或非门,与非门的特点：,3.带缓冲极的CMOS门,在输入和输出端各增设一级反相器,带缓冲极的CMOS与非门,3.带缓冲极的CMOS门,带缓冲极的CMOS或非门,二、漏极开路的门电路（OD-OpenDrain门）,低电平输出时为低电阻输出,表OD输出结构,1.OD门的结构与逻辑符号,Note：OD门使用时需要上拉电阻和

9、电源,2.OD门的应用,负载大,线与,电平转换,线与,线与符号,3.OD门外接电阻RL的计算方法,输出高电平时：,负载门高电平输入端个数,OD门个数,3.OD门外接电阻RL的计算方法,输出低电平时：,对CMOS负载：mm,负载门低电平输入端个数,3.OD门外接电阻RL的计算方法,OD门个数,负载门低电平输入端个数,负载门高电平输入端个数,三、 CMOS传输门（TG门）,1.TG（Transmission Gate）结构,三、 CMOS传输门（TG门）,2.TG原理,当C=1、 C=0时，,若VI在VDD之间，传输门导通；,当C=0、 C=1时，,若VI在VDD之间，传输门截止。,1,0,0,1

10、,三、 CMOS传输门（TG门）,3.TG的应用,组成其它复杂的逻辑电路，如异或门、 MUX、计数器、寄存器等；,双向模拟开关,四、三态输出门（TS门）,结论：输出端有三种可能出现的状态：高阻态、高电平、低电平，故称三态门。,三态标记,0,1,0,A,A,1,0,1,0,1,三态门的用途总线结构,单向总线,双向传输,3.3.6 CMOS电路的正确使用,问题：,一、输入电路的静电防护,由于CMOS电路输入端的保护电路所能承受的静电电荷和脉冲功率均有一定的限度。,在储存和运输CMOS器件时不要使用易产生静电高压的化工材料和化工织物包装，最好采用金属屏蔽层作包装材料。 组装、调试时，应使电烙铁和其他

11、工具、仪表、工作台台面等良好接地。操作人员的服装和手套等应选用无静电的原料制作。 不用的输入端不应悬空。,方案：静电防护,二、输入电路的过流保护,问题：,由于输入保护电路中的钳位二极管电流容量有限，一般为1mA，所以在可能出现较大电流的场合必须在输入端接入保护电阻来限制输入端电流。,输入端接低内阻信号源时 输入端接大电容时 输入端接长线时（1千欧/10米）,场合：,三、CMOS电路锁定效应的防护,锁定效应是CMOS电路中一个特有的问题。,由于要在同一片衬底上同时制作P沟道和N沟道两种类型的MOS管，在众多的P型和N型半导体之间会形成寄生三极管。这些寄生三极管和电路中的电阻、电源会形成正反馈电路

12、，当满足一定的条件时会在电源和地之间产生较大的电流，并且除非切断电源或将电源电压降至很低，这一电流会一直保持下去。这种现象叫做CMOS电路的锁定效应。,来源：,结果：,持续锁定效应会引发器件的永久性损坏。,为防止发生锁定效应，在CMOS电路工作时应保证VI、VO、VDD的数值符合如下规定：,措施：,其中VF为三极管发射极的正向导通压降。,3.3.7 CMOS数字集成电路的各种系列,4000系列 74/54HC/HCT系列 74/54AHC/AHCT系列 74/54LVC/ALVC系列,各种系列CMOS电路7400特性参数比较,3.5.1 双极型三极管的开关特性 3.5.2 TTL反相器的电路结

13、构和工作特点 3.5.3 TTL反相器的静态输入特性和输出特性 3.5.4 TTL反相器的动态特性 3.5.5 其它类型的TTL门电路 3.5.6 TTL数字集成电路的各种系列,3.5 TTL门电路,一、双极型三极管的结构,3.5.1 双极型三极管的开关特性,NPN,PNP,二、三极管的输入特性和输出特性,1、输入特性,开启电压,2、输出特性,VCE（sat）0.2V,ic0,截止区VBE0.7V,饱和区VBE0.7V, VCE0.7V,三、双极型三极管的基本开关电路,1、开,当VBE VON =0.7 V时，,当VBE 0.7 V时，产生：,2、关,vO=VOH Vcc,图解分析法：,饱和区

14、：,基极饱和电流,四、三极管的开关等效电路,截止状态,饱和导通状态,VBE0.7V,几几十,0.1 0.2V,五、动态开关特性,结电容效应,六 、三极管反相器,接入负压保证T可靠截止,例3.5.1：计算参数设计是否合理,5V,-8V,3.3K,10K,1K,=20 VCE(sat) = 0.1V,VIH=5V VIL=0V,戴维宁等效,当 当 又 因此，参数设计合理,3.5.2 TTL反相器的电路结构和工作原理,一、电路结构,工作原理,保护T1,推拉式,0.7,1.4,2.1,3.4,0.9,TTL反相器的工作原理,二、电压传输特性,截止区,线性区,转折区,饱和区,阈值电压,三、输入端噪声容限

15、,高电平噪声容限：,低电平噪声容限：,3.5.3 TTL反相器的静态输入特性和输出特性,输入端短路电流IIS,高电平输入电流小,一、输入特性,二、输出特性,1、高电平输出特性VOHf（IOH）,74系列门电路规定：输出高电平时，最大负载电流IOH不能超过-0.4mA。,二、输出特性,2、低电平输出特性VOLf（IOL）,74系列门电路规定：输出低电平时，最大负载电流IOL不能超过16mA。,例：求扇出系数（Fan-out）,试计算门G1能驱动多少个同样的门电路负载。,低电平输出：,高电平输出：,Nmin（NL，NH ）10,三、输入端负载特性VIf（RP）,1.4,TTL输入端悬空和接逻辑1电

16、平效果相同。,结论：,CMOS电路中若输入端经电阻接地，输入端电位为零。,注意：,例3.5.3 门电路间的电阻计算,G1和G2通过电阻Rp连接。要求： VO1=VOH=3.4V时VI2VIH(min)=2.0V, VO1=VOL=0.2V时VI2VIL(max)=0.8V, 计算Rp的允许最大值。,VOH时：,VOH,IIH,例3.5.3 门电路间的电阻计算,VOL时：,综合上述两种情况，应取RP0.69K。,由上式得：,VOL,IIL,3.5.4 TTL反相器的动态特性,一、传输延迟时间,三、电源的动态尖峰电流,ICCL3.4mA,ICCH1.0mA,1.稳态输出电流,2.动态尖峰电流,ICCM34.7mA,3.5.5 其他类型的TTL门电路,一、其他逻辑功能的门电路,1.与非门,多发射级三极管,2. 或非门,3.与或非门,4. 异或门,二、集电极开路的门电路(OC门), 输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能并联使用,问题：,方案：,1. OC门的结构与逻辑符号,OC门，T5可承受大