《(包装印刷造纸)EDA实验指导书新某某某新)印刷》由会员分享,可在线阅读,更多相关《(包装印刷造纸)EDA实验指导书新某某某新)印刷(70页珍藏版)》请在金锄头文库上搜索。
1、淮 阴 工 学 院EDA技术实验指导书编者: 叶小婷电子与电气工程学院2014年6月7日目 录实验一 基于QUARTUSII 图形输入电路的设计1实验二 基于VHDL 格雷码编码器的设计 16实验三 含异步清零和同步使能的加法计数器18实验四八位七段数码管动态显示电路的设计20实验五数控分频器的设计22实验六图形和VHDL 混合输入的电路设计23实验七四位并行乘法器的设计26实验八基本触发器的设计28实验九四位全加器设计30实验十矩阵键盘显示电路的设计32实验十一用VHDL 设计七人表决器35实验十二用VHDL 设计四人抢答器37实验九 熟悉PROTEL99环境39实验十 原理图设计 42实验
2、十一 元件制作与网络表操作44实验十二 印刷电路板设计47附录一 实验箱常用管脚分配表49附录二 参考程序51- I -实验一基于QUARTUSII 图形输入电路的设计一、实验目的1通过一个简单的38译码器的设计,掌握组合逻辑电路的设计方法。2初步了解QUARTUSII 原理图输入设计的全过程。3掌握组合逻辑电路的静态测试方法。二、实验设备1 PC机一台;2 Altera Blaster下载器一根;3 THGSC-3型实验箱一台。三、实验原理3-8译码器三输入,八输出。当输入信号按二进制方式的表示值为N时,输出端标号为N 的输出端输出高电平表示有信号产生,而其它则为低电平表示无信号产生。因为三
3、个输入端能产生的组合状态有八种,所以输出端在每种组合中仅有一位为高电平的情况下,能表示所有的输入组合。译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端,用来指示是否将当前的输入进行有效的译码,当使能端指示输入信号无效或不用对当前信号进行译码时,输出端全为高电平,表示无任何信号。本例设计中没有考虑使能输入端,自己设计时可以考虑加入使能输入端时,程序如何设计。四、实验内容在本实验中,用三个拨动开关(SW1SW3)来表示三八译码器的三个输入(A、B、C);用八个LED 来表示三八译码器的八个输出(D1D8)。通过输入不同的值来观察输入的结果与三八译码器的真值表是
4、否一致。实验箱中的拨动开关,当开关闭合(拨动开关的档位在下方)时其输出为低电平,反之输出高电平。实验箱中的拨动开关与FPGA 的接口电路,LED 灯与FPGA 的接口电路以及拨动开关、LED 与FPGA 的管脚连接在用户手册中都做了详细说明,这里不再赘述。五、实验步骤下面将通过这个实验,向读者介绍QUARTUSII 的项目文件的生成、编译、管脚分配以及时序仿真等的操作过程。1 建立工程文件1)选择“开始程序AlteraQuartusII 9.0”,运行QUARTUSII 软件。或者双击桌面上的QUARTUSII 的图标运行QUARTUSII 软件,出现如图1-1 所示,如果是第一次打开QUAR
5、TUSII 软件可能会有其它的提示信息,使用者可以根据实际情况进行设定后进入图1-1 所示界面。2)选择软件中的,新建一个工程。如图1-2所示。3)点击图1-2 中的Next 进入工作目录,工程名的设定对话框如图1-3 所示。第一个输入框为工程目录输入框,用户可以输入如e:/eda 等工作路径来设定工程的目录,设定好后,所有的生成文件将放入这个工作目录。第二个输入框为工程名称输入框,第三个输入框为顶层实体名称输入框。用户可以设定如exp1,一般情况下工程名称与实体名称相同。使用者也可以根据自已的实际情况来设定。图1-1 QUARTUSII 软件运行界面图1-2 新建工程对话框工程目录工程目录工
6、程名称顶层实体名称图1-3 指定工程名称及工作目录4)点击Next,进入下一个设定对话框,按默认选项直接点击Next 进行器件选择对话框。如图1-4 所示。这里选用CycloneII 系列芯片EP2C35F672C8为例进行介绍。用户可以根据使用的不同芯片来进行设定。图1-4 器件选择界面首先在对话框的左上方的Family 下拉菜单中选取CycloneII,在右边的Speed grade 下拉菜单中选取8,在左下方的Available devices 框中选取EP2C35F672C8,点击Next完成器件的选取,进入EDA TOOL 设定界面如图1-5所示。图1-5 EDA TOOL 对话框5
7、)点击Next出现新建工程以前所有的设定信息,如图1-6所示,点击Finish完成新建工程的建立。图1-6 新建工程信息2 建立图形设计文件1)创建好设计工程后,选择FileNew菜单,出现图1-7所示的新建设计文件类型选择窗口。这里以建立图形设计文件为例进行说明,其它设计输入方法与之基本相同。图1-7 新建设计文件选择窗口2)在New 对话框(图1-7)中选择Design Files 页下的Block Diagram/Schematic File,点击OK 按钮,打开图形编辑器对话框,如图1-8 所示。图中标明了常用的每个按钮的功能。图1-8 QUARTUSII 图形编辑器对话框QUARTU
8、SII 图形编辑器也称块编辑器(Block Editor),用于以原理图(Schematics)和结构图(Block Diagrams)的形式输入和编辑图形设计信息。QUARTUSII 图形编辑器可以读取并编译结构图设计文件(Block Design File)和MAXPLUSII 图形设计文件(Graphic Design Files),可以在QUARTUSII 软件中打开图形设计文件并将其另存为结构图设计文件。在QUARTUSII 图形编辑器窗口(图1-8)中,根据个人爱好,可以随时改变Block Editor 的显示选项,如导向线和网格间距、橡皮筋功能、颜色以及基本单元和块的属性等。3)
9、以原理图输入设计一个三八译码器为例,介绍基本单元符号输入方法的步骤。在图1-8 所示的图形编辑器窗口的工件区双击鼠标的左键,或点击图中的符号工具按钮,或选择菜单EditInsert Symbol,则弹出如图1-9所示的Symbol 对话框。图1-9 Symbol 对话框4)用鼠标点击单元库前面的“+”号,展开单元库,用户可以选择所需要的图元或符号,该符号则显示在右边的显示符号窗口,用户也可以在符号名称里输入所需要的符号名称,点击OK 按钮,所选择的符号将显示在图形编辑器的工件工域。5)参考图1-10 所示,将要选择的器件符号放置在图形编辑器的工件区域,用正交节点工具将原件边接起来,然后定义端口
10、的名称。在这个例子里,定义三个输入为A、B、C,定义八个输出为D0、D1、D2、D3、D4、D5、D6、D7。用户也可以根据自己的习惯来定义这些端口名称。6)完成图形编辑的输入之后,需要保存设计文件或重新命名设计文件。选择FileSave As项,出现如图1-11 所示对话框,选择好文件保存目录,并在文件名栏输入设计文件名。如需要将设计文件添加到当前工程中,则选择对话框下面的Add file to current project 复选框,单击保存按钮即可保存文件。需要注意的是,在整个设计文件保存的过程当中,都需要遵循设计输入法的一般规则。图1-10 设计文件的输入图1-11 保存设计文件对话框
11、3 对设计文件进行编译QUARTUSII 编译器窗口包含了对设计文件处理的全过程。在QUARTUSII软件中选择ProcessingCompiler Tool 菜单项,则出现QUARTUSII 的编译器窗口,如图1-12 所示,图中标明了全编译过程各个模块的功能。需要说明的是在进行设计文件的综合和分析时,也可以单独打开某个分析综合过程不必进行全编译界面。当完成上述窗口的设定后,点击Start 按钮进行设计文件的全编译。如果文件有错,在软件的下方则会提示错误的原因和位置,以便于使用者进行修改直到设计文件无错。整个编译完成,软件会提示编译成功,如图1-13 所示。图1-12 QUARTUSII 编
12、译器窗口图1-13 全编译成功界面4 管脚分配在前面选择好一个合适的目标器件(在这个实验中选择为EP3C16F484C8),完成设计的分析综合过程,得到工程的数据文件以后,需要对设计中的输入、输出引脚指定到具体的器件管脚号码,指定管脚号码称为管脚分配或管脚锁定。1)点击Assignments 菜单下面的Assignment Editor,进入到引脚分配窗口。如图1-14 所示。图1-14 进入引脚分配界面将要分配管脚的信号放置在To 下方。双击To 下方的New,单击则会出现如图1-15 所示界面。图1-15 信号选择对话框选择Node Finder进入如图1-16 所示的Node Finde
13、r 对话框界面。按图1-16中样例设置参数。在Filter 窗口选择Pins:all,在Named 窗口中输入“*”,点击List 在Nodes Found 窗口出现所有信号的名称,点击中间的按钮则Selected Nodes 窗口下方出现被选择的端口名称。单击OK 按钮,完成设置。进入管脚分配窗口,如图1-17 所示。图1-16 Node Finder 对话框图1-17 管脚分配在图1-17 中以锁定端口A 的管脚为例,其它端口的管脚锁定与其基本一致。选择端口A 的对应Assignment Name 待其变为蓝色后双击,出现下拉菜单选取如图1-17 所示的Location(Accepts w
14、ildcards/groups)选项。选择端口A的对应Value栏,待其变为蓝色,依照硬件与FPGA 的管脚连接(管脚分配说明请参考附录),输入对应的管脚名AD13,按回车键,软件将自动将其改为PIN_ AD13,同时蓝色选择条会自动跳转到Value 栏的下一行,这表明软件已经将输入端口A 分配到FPGA 的AD13引脚上,用同样的方法,依照硬件与FPGA 的管脚连接(管脚分配说明请参考附录),对其它端口进行管脚分配,如图1-18 所示。图1-18 给A 端口进行管脚分配5 对设计文件进行仿真1)创建一个仿真波形文件,选择QUARTUSII 软件FileNew,进入新建文件对话框。如图1-19
15、所示。选取对话框的Verification/Debugging Files标签页,从中选取VectorWaveform File,点击OK 按钮,则打开了一个空的波形编辑器窗口,如图1-20所示。图1-19 新建文件对话框图1-20 波形编辑器2)设置仿真结束时间,波形编辑器默认的仿真结束时间为1us,根据仿真需要,可以自由设置仿真的结束时间。选择QUARTUSII 软件的EditEnd Time命令,弹出仿真结束时间对话框,在Time 框输入仿真结束时间,点击OK 按钮完成设置。3)加入输入、输出端口,在波形编辑器窗口左边的端口名列表区点击鼠标右键,在弹出的右键菜单中选择InsertInsert Node or Bus命令,在弹出的InsertNode or Bus 对话框如图1-21所示界面中点击Node Finder按钮。图1-21Insert Node or Bus 对话框在出现的Node Finder 界面中,如图1-22 所示,在Filter 列表中选择Pins