第2章80C51单片机的硬件结构(3.)

上传人:我*** 文档编号:137658126 上传时间:2020-07-11 格式:PPT 页数:27 大小:1,022KB
返回 下载 相关 举报
第2章80C51单片机的硬件结构(3.)_第1页
第1页 / 共27页
第2章80C51单片机的硬件结构(3.)_第2页
第2页 / 共27页
第2章80C51单片机的硬件结构(3.)_第3页
第3页 / 共27页
第2章80C51单片机的硬件结构(3.)_第4页
第4页 / 共27页
第2章80C51单片机的硬件结构(3.)_第5页
第5页 / 共27页
点击查看更多>>
资源描述

《第2章80C51单片机的硬件结构(3.)》由会员分享,可在线阅读,更多相关《第2章80C51单片机的硬件结构(3.)(27页珍藏版)》请在金锄头文库上搜索。

1、2020/7/11,1,第2章 80C51单片机的硬件结构,80C51系列概述,2.1,80C51内部结构及基本功能部件,2.2,80C51典型资源配置与引脚封装,2.3,80C51单片机的CPU,2.4,80C51的存储器组织,2.5,80C51的并行口结构与操作,2.6,80C51的工作时序与复位电路,2.7,2020/7/11,2,2.6 80C51的并行口结构与操作,P0口结构,输出时,2.6.1 P0、P2口的结构,2020/7/11,3,P0口某一位的电路包括: (1) 一个数据输出锁存器,用于数据位的锁存 (2) 两个三态的数据输入缓冲器。 (3) 一个多路转接开关MUX,使:P

2、0口可作通用I/O口,或地址/数据线口。 (4) 数据输出的驱动和控制电路,由两只场效应管(FET)组成,上面的场效应管构成上拉电路。,2020/7/11,4,P0口作通用的I/O口使用。这时,CPU发来的“控制”信号为低电平,上拉场效应管截止,多路转接开关MUX打向下边,与D锁存器的Q*端接通。 (1) P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的CP端,内部总线上的数据写入D锁存器,并向端口引脚P0.x输出。 注意:由于输出电路是漏极开路(因为这时上拉场效应管截止),必须外接上拉电阻才能有高电平输出。,2020/7/11,5,(2) P0作输入口使用 区分“读引脚”和“读锁存器

3、”。 “读引脚”信号把下方缓冲器打开,引脚上的状态经缓冲器读入内部总线; “读锁存器”信号打开上面的缓冲器把锁存器Q端的状态读入内部总线。,2020/7/11,6,输入时,读锁存器(“读-修改-写”类指令,如ANL P0,A),读引脚(“MOV”类指令,如MOV A, P0),要先写“1”,1,0,P0作通用I/O时为: 准双向口!,2020/7/11,7,输出时,地址/数据信息分时出现在输出引脚。,输入时,先输出地址,然后自动向锁存器写1,再读引脚。此时为真正双向口。,2020/7/11,8,P0口传送地址或数据时,CPU发出控制信号为高电平,打开上面的与门,使多路转接开关MUX打向上边,使

4、内部地址/数据线与下面的场效应管处于反相接通状态。此时输出驱动电路由于上下两个FET处于反相,形成推拉式电路结构,大大提高负载能力。,2020/7/11,9,P2口结构,P2作通用I/O口(未扩片外存储器,或虽扩RAM但采用“MOVX Ri”传送时C=0),P2作通用I/O时为: 准双向口!,P2作地址总线高8位(C=1),2020/7/11,10,在实际应用中,因为P2口用于提供高位地址,有一个多路转接开关MUX。但MUX的一个输入端不再是“地址/数据”,而是单一的“地址”,因为P2口只作为地址线使用。 当P2口用作为高位地址线使用时,多路转接开关应接向“地址”端。正因为只作为地址线使用,口

5、的输出用不着是三态的,所以,P2口也是一个准双向口。 P2口也可以作为通用I/O口使用,这时,多路转接开关接向锁存器Q端。,2020/7/11,11,P1口结构,P1仅能为通用的准双向口!,2.6.2 P1、P3口的结构,2020/7/11,12,字节地址90H,位地址90H97H。 P1口只作通用的I/O口使用,在电路结构上与P0口有两点区别: (1)因为只传送数据,不再需要多路转接开关MUX。 (2)由于P1口用来传送数据,因此输出电路中有上拉电阻,这样电路的输出不是三态的,所以P1口是准双向口。 因此: (1)P1口作为输出口使用时,外电路无需再接上拉电 阻。 (2)P1口作为输入口使用

6、时,应先向其锁存器先写入 “1”,使输出驱动电路的FET截止。,2020/7/11,13,P3口结构,第一功能:通用I/O口(对口寻址时),2020/7/11,14,P3口的字节地址为B0H,位地址为B0HB7H 。 第二功能(不对口寻址时),2020/7/11,15,2.7 80C51的工作时序与复位电路,时钟频率直接影响单片机的速度,电路的质量直接影响系统的稳定性。常用的时钟电路有两种方式:内部时钟方式和外部时钟方式。,时钟产生方式,2.7.1 80C51的工作时序,2020/7/11,16,1、内部时钟方式 内部有一个用于构成振荡器的高增益反相放大器,反相放大器的输入端为芯片引脚XTAL

7、1,输出端为引脚XTAL2。 C1和C2典型值通常选择为30pF左右。 晶体的振荡频率在6MHz12MHz之间。 某些高速单片机芯片的时钟频率已达40MHz。,2020/7/11,17,2、外部时钟方式 常用于多片MCS-51单片机同时工作。(用的很少),2020/7/11,18,80C51的时钟信号,单片机执行的指令的各种时序均与时钟周期有关 一、时钟周期 单片机的基本时间单位。若时钟的晶体的振荡频率为fosc,则时钟周期Tosc=1/fosc。如fosc=6MHz,Tosc=166.7ns。 二、机器周期 CPU完成一个基本操作所需要的时间称为机器周期。执行一条指令分为几个机器周期。每个机

8、器周期完成一个基本操作。MCS-51单片机每12个时钟周期为一个机器周期,一个机器周期又分为6个状态:S1S6。每个状态又分为两拍:P1和P2。因此,一个机器周期中的12个时钟周期表示为:,2020/7/11,19,1个机器周期:12个时钟周期,指令的执行时间称作指令周期 (单、双、四周期),2020/7/11,20,三、指令周期 执行任何一条指令时,都可分为取指令阶段和指令执行阶段 。 取指令阶段,PC中地址送到程序存储器,并从中取出需要执行指令的操作码和操作数。 指令执行阶段,对指令操作码进行译码,以产生一系列控制信号完成指令的执行。 晶振周期,S状态,机器周期和指令周期均是单片机时序单位

9、。机器周期常用做其他时间的基本单位。如晶振频率为12MHZ,机器周期为1us,指令周期为14个机器周期,即14us。,2020/7/11,21,2.7.2 80C51单片机的复位,单片机的初始化操作,摆脱死锁状态,就是从复位开始的。常见的有两种:一种是上电复位,另一种是上电与按键均有效的复位。 上电复位要求接通电源后,单片机自动实现复位操作。上电瞬间RST引脚获得高电平,随着电容C的充电,RST引脚的高电平将逐渐下降。RST引脚加上大于2个机器周期(即24个时钟振荡周期)的高电平就可使MCS-51复位。上电与按键均有效的复位,在单片机运行时,利用按键完成复位操作。 在实际的系统中,单片机断电以

10、后,会在较短的时间内再次加电,R1上并接一个放电二极管。,2020/7/11,22,复位可使单片机或系统部件处于确定的初始状态。,复位电路,上电复位电路 按键与上电复位,2.7.2 80C51单片机的复位,2020/7/11,23,单片机复位后的状态,PC = 0000H,使MCS-51单片机从0000H单元开始执行程序。 RAM:随机值(运行中复位不改变RAM内容 ),SFR: P0P3=FFH,各I/O已写入1,可作为输入和输出 SP=07H,堆栈指针指向片内RAM的07H单元。 IP、IE和PCON:有效位为0,各中断源关中断且都处于低优先级。 PSW=00H,当前寄存器为0组。,202

11、0/7/11,24,2020/7/11,25, 1. 时钟电路对系统是很重要的 计算机内部都是数字电路,都按时钟节拍工作,如果系统的时钟电路有问题,没有时钟信号,系统是无法工作的,因此,如果你的单片机应用系统不能工作,检查系统有没有时钟信号,是查找毛病的步骤之一。,如果系统不能正常工作,怎么办?,2020/7/11,26,2.如果系统不能工作,也应查一查复位电路,有无复位信号,如果RST持续为高电平,单片机就处于循环复位状态,PC总为0,不会执行程序 。 如果复位电路有问题, PC不会置初始值0,而是其他随机值,而该地址没有程序,或者是乱码,也不会正常执行程序。因此,用户主程序必须从 0 地址开始存放。后面我们将看到汇编语言程序的第1句是: ORG 0 3.EA是否接到5V ,否则不会到片内取指令、执行程序。 4.控制信号 :PSEN, ALE,RD,WD,2020/7/11,27,Thank You !,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > PPT模板库 > PPT素材/模板

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号