《第十一讲存储器与CPU的连接星期二备课讲稿》由会员分享，可在线阅读，更多相关《第十一讲存储器与CPU的连接星期二备课讲稿（23页珍藏版）》请在金锄头文库上搜索。
1、1,第十一讲存储器与CPU的连接2006.11.28（星期二）,主要内容： 存储器芯片与CPU的连接,2,2、存储器芯片与CPU的连接方式。,存储器芯片与CPU的连接方式。 是指与CPU总线相关的信号线的连接。 控制总线由芯片类型决定，只能随芯片一块讨论。 (1) 根据CPU外部数据总线的位数确定主存结构 (2) 根据CPU外部地址总线的位数与存储器的容量 确定主存储器芯片连接原则 （3） 8位数据总线CPU与存储器接口,3,(1) 根据CPU外部数据总线的位数确定主存结构, 读写存储器RAM 只读存储器ROM 以EPROM 27256(32K8)为例加以说明。,以静态RAM(SRAM) 62
2、64芯片（8K 8位/片）为例加以说明。,4, 读写存储器RAM（ 6116芯片 ）,6264存储芯片为8K 8位,8088 CPU数据总线是8位的, 8K容量的存储器用一片6264实现。 引脚图如下,6, 只读存储器ROM（ 2716）,2716存储芯片为2K 8位的,8088 CPU数据总线是8位的，2K容量的存储器用一片2716实现。 其引脚图如下:,7,(2) 根据CPU外部地址总线的位数与 存储器的容量确定主存储器芯片连接原则,确定好电路结构后，存储器芯片选择应尽量选用容量相同的芯片。 连接原则： 芯片的地址线与CPU的低地址总线相连，以确定存储器片内地址， 剩下的高位地址通过译码产
3、生片选控制信号。,根据系统对存储器分配情况可以选择不同的译码方式： 线选 全译码 常用的译码器有以下三种 与非门译码器 38译码器（74LS138） PLD可编程译码器,8, 译码方式,不完全译码 （地址有重叠区）,1100，0 000，0000，0000 1101，1 111，1111，1111,I 存储器地址,A13,1010，0 000，0000，0000 ； 1011，1 111，1111，1111,II 存储器地址,A14,9,译码方式(续）,全译码（地址无重叠区）,10,常用的译码器 与非门译码,A19,A18,A16,A17,A15,A13,A14,A12,WR,IO/M,RD,
4、CPU,&,1,1,1,A11=0,74LS30,74LS245,74LS32,6116,WE,OE,CS,MEMR,MEMW,D7 D0,A,DIR,D7 D0,DB,G,A10 A0,D7 D0,存储地址为： A0000A07FFH,11,38译码器（74LS138）,12,38译码器应用举例,存储器地址为：2000H23FFH， 2400H27FFH,片 选 译 码,74LS138,13,输出要满足： 译码器要能工作，输出有效要对应输入的编码。,14,08000FFFH,38003FFFH,000007FFH,用74LS138全译码实现真值表,15,16,（3）8位数据总线CPU与存储器
5、接口,8088/80188CPU的数据总线是8位。 在最小方式下，与存储器的接口要考虑三方面问题： 数据总线可以直连； 必须对地址总线进行译码以选择存储单元； 必须使用8088、80188提供的 、 、IO/ 控制信号去控制存储器系统。 最大模式与最小模式主要区别在于： IO/ 与 形成 ； IO/ 与 产生 ； 、 信号均由8288总线控制器产生。,17,8088与EPROM 2732接口,8088与EPROM 2732接口如下图所示， 由图可见， 8片2732组成32K8bit的8088 EPROM物理地址空间，译码器寻址范围为0F8000H 0FFFFFH，构成内存高32KB存储空间。
6、对于PC系统机， 0FFFF0H是8088的冷启动（COLD-START）地址，并且在该处安排一条JMP指令，该指令转到0F8000H，继续执行程序。,18,同时还注意到了，图中的 和IO/ 信号， 2732存取时间固定为450ns， 8088在5MHz时钟下允许存储器存取时间为460ns， 译码器需12ns，所以存储器在460ns以内完成存取操作是不可能的，为此增加了与非门，产生一个启动译码器信号，同时将此信号送给CPU作为等待状态发生器。一个等待状态为200ns（1个时钟周期），660ns对于存取450ns存储器就宽余了。,19,32K8 EPROM与8088接口,。,20,静态RAM I
7、ntel 6116、6264,21,例：用8K8位存储器芯片组成8K16位存储器系统。,D,CE,D07,D07,WR,WR,CS,CS,A012,A012,D,A113,A0,74LS138,M/IO,A,B,C,A14 A15 A16,G1,A18 A19,A17,22,问题思考,一般CPU外部数据总线8位用单体结构， CPU外部数据总线16位用双体结构， CPU外部数据总线32位用四体结构的原则。,接口设计,解决主存与CPU三大总线的连线以及时序的匹配问题,主存设计工作包括哪三项,确定主存结构，选择主存芯片，进行接口设计,怎样确定主存结构,根据CPU外部数据总线的位数，确定存储器是用单片还是用多片的结构方式。,23,作业： 4.14，4.17 5.8， 5.15，5.18，5.24,
