《数电第五章》由会员分享，可在线阅读，更多相关《数电第五章（99页珍藏版）》请在金锄头文库上搜索。
1、第五章 触发器,5.1 概述,5.2 RS锁存器,5.3 电平触发的触发器,5.6 触发器的逻辑功能及其描述,5.4 脉冲触发的触发器,5.5 边沿触发的触发器,教学基本要求： 掌握集成双稳触发器的功能、特性方程、状态转换图、状态转换真值表； 理解电平触发器、主从触发器、边沿触发器的特点； 了解触发器的结构及工作原理,触发器外部逻辑功能、触发方式。,重点： 掌握集成双稳态触发器的功能、特性方程、状态转换图、状态转换真值表,5.1 概述,触发器是构成时序逻辑电路的基本逻辑部件。,一、触发器的基本特性和作用,Flip - Flop，简写为 FF，又称双稳态触发器。,一个触发器可存储 1 位二进制数
2、码,它具有“一触即发”的功能。,因此具有记忆功能，可存储二进制信息。,而在“时序逻辑电路”中，,这，,就要求时序逻辑电路必须,具有记忆功能 !,不仅与,有关,而且与,有关,我们将要学习的“触发器”，,它就具有记忆功能。,二、触发器的类型,根据逻辑功能不同分为,根据触发方式不同分为,根据电路结构不同分为,三、触发器逻辑功能的描述方法,主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。,基本RS触发器、同步RS触发器、主从触发器、 维持阻塞触发器、边沿触发器。,根据存储数据的原理不同分为: 静态触发器和动态触发器。,Basic Flip - Flop,5. 2 RS
3、锁存器,(一)由与非门组成的基本 RS 触发器,1. 电路结构及逻辑符号,置0端，也称复位端。 R 即 Reset,置1端，也称置位端。 S 即 Set,反馈,(1). 设Q的初始状态为 1,(2). 设Q的初始状态为 0,0,1,1,0,0 1,1,1,2. 工作原理及逻辑功能,0 1 0 0,0 1 1 0,Q n ：触发器接收输入信号之前的状态，也 就是触发器原来的稳定状态 简称现态 ；,Q n + 1 ：触发器接收输入信号之后所处的新的稳定状态， 简称次态 。,(1). 设Q的初始状态为 0,(2). 设Q的初始状态为 1,1,0,0,1,1,1,1 0,1 0 0 1,1 0 1 1
4、,(1). 设Q的初始状态为 0,(2). 设Q的初始状态为 1,0,0,1,1,0,1,0,1 0,1,1 0 0 1,1 0 1 1,1 1 0 0,1 1 1 1,称为“保持” !,1,1,4) 输入 = 0， = 0 时 ：,X,Q,0,0,X,假设 b 门翻转快,1,0,1,1,0,0,1,0,1,1,与非门组成的基本 RS 触发器特性表,约束条件，不 能同时为零,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,置1,置0,置1,置1,置1,保持,不允许,动作特点 在任何
5、时刻，输入都能直接改变输出的状态。,用或非门组成的基本RS触发器 （a）、（b）电路结构（c）图形符号,约束条件，不 能同时为零,(二)基本 RS 触发器的两种形式,注意,弄清输入信号是低电平有效还是高电平有效。,集成基本RS触发器,EN1时工作 EN0时禁止,(三)基本 RS 触发器的优缺点,优点,缺点,电路简单，是构成各种触发器的基础。,1. 输出受输入信号直接控制，不能定时控制。,2. 有约束条件。在稳定状态下两个输出端的状态必 须是互补关系,实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。,CP 即 Clock
6、Pulse，它是一串周期和脉宽一定的矩形脉冲。,具有时钟脉冲控制的触发器称为时钟触发器， 又称钟控触发器。,同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。,5. 3 电平触发的触发器,CP1时，工作情况与基本RS触发器相同。,一、同步RS触发器,特性表,特性方程,解：,例 试对应输入波形画出下图中 Q 端波形。,原态未知,VCC,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,3. 同步 RS 触发器的特性表
7、与特性方程,特 性 表,RS 触发器功能也可用特性表与特性方程来描述。,特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。,RS 触发器的状态转换图,由它的功能表可见：在R、S不相等时，Q 服从于 S !,这是一个值得重视的规律，有必要进一步归纳和进行形象化的表达。,R、S不相等时，信息传送路径的形象化表达 ：,该电路的信息传送规律在今后的学习过程中，将会多次使用。,例：画出可控 RS 触发器的输出波形,可控 RS状态表,C高电平时触发器状态由R、S确定,同步 R-S 触发器的小结,1.当CP = 0 时,无论R、S 为何种取值组合，输出端均“保持原态”；,2.只有当CP=1时,将
8、c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。,存在问题：,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。,状态不定克服办法：采用 JK 触发器或 D 触发器,空翻克服办法：采用主从结构或维持阻塞D 触发器,触发器的特性表、特性方程、驱动表和状态转换图,由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。,用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。,它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。,触发器功能描述方法：,二、同步 D 触发器,
9、1. 电路结构、逻辑符号和逻辑功能,同步 D 触发器功能表,称为 D 功能,特点：Qn+1 跟随 D 信号,特性方程,Qn+1 = D,D 触发器驱动表,0 0 0 1 1 0 1 1,0 0,1 1,无约束,Qn+1 在 D = 0 时就为 0，与 Qn 无关。,0 0 0 1 1 0 1 1,0 1,D = 1,D = 0,D = 0,D = 1,Qn+1 在 D = 1 时就为 1，与 Qn 无关。,2. D 触发器的特性表、特性方程、驱动表和状态转换图,同步D触发器状态转换图,解：,例 试对应输入波形画出下图中 Q 端波形(设触发器 初始状态为 0)。,同步触发器在 CP = 1 期间
10、能发生多次翻转，这种现象称为空翻,三、同步 JK 触发器,功能表,称为 JK 功能，即 JK = 00 时保持； JK = 11 时翻转； J K 时 Qn+1 值与 J 相同。,不变,Qn,置 0,0,翻转,置 1,1,0,J,K,特性表,特性方程,驱动表,0 ,无约束条件,状态转换图,0 1,J = 0 K =,1 , 1, 0,J = 1 K =,J = K = 0,J = K = 1,功能最权，应用最广泛，计数器、寄存器、移位寄存器等,解：,例 设触发器初始状态为 0，试对应输入波形画出 Q 端波形。,四： 不同类型触发器之间的转换,转换步骤： （1）写出已有触发器和待求触发器的特性方
11、程。 （2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。 （3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。 （4）根据转换逻辑画出逻辑电路图。,转换方法： 利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。,JK触发器T触发器,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。,特性表,逻辑符号,1、将JK触发器转换为T和T触发器,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,状态图,时序图,JK触发器T触发器,在数字
12、电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。,特性表,逻辑符号,T 触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,变换T触发器的特性方程：,状态图,时序图,D触发器T触发器,2、将D触发器转换为T和T触发器,D触发器T触发器,T 触发器的状态转换图和逻辑符号,当T=1时就是T触发器（计数触发器,Master - Slave Flip - Flop,Edge - Triggered Flip - Flop,无空翻触发器的类型和工作特点,工作特点：CP = 1 期间，主触发器接收输入信号；CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发
13、器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。(详见链接) 这种触发方式称为主从触发式。,工作特点：只能在 CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。 这种触发方式称为边沿触发式。,主从触发器和边沿触发器有何异同？,只能在 CP 边沿时刻翻转，因此都克服了 空翻，可靠性和抗干扰能力强，应用范围广。,相 同 处,电路结构和工作原理不同，因此电路功能 不同。为保证电路正常工作，要求主从 JK 触 发器的 J 和 K 信号在 CP = 1 期间保持不变；而 边沿触发器没有这种限制，其功能较完善，因 此应用更广。,相 异 处,1.电
14、路结构,从触发器,主触发器,反馈线,5.4 脉冲触发的触发器,2. 工作原理,F主打开,F主状态由J、K决定，接收信号并暂存。,F从封锁,F从状态保持不变。,C,C,状态保持不变。,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,F从打开,F主封锁,C,C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。,要求C高电平期间J、K的状态保持不变。,C低电平时,F主封锁J、K不起作用,C,分析JK触发器的逻辑功能,(1)J=1,K=1,设触发器原态为“0”态,动画,主从状态一致,C,(1)J=1,K=1,动画,设触发器原态为“1”态,为“？”状态
15、,J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。,(1)J=1,K=1,C,(2)J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,C,(3)J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,C,(5)J=0，K=0,设触发器原态为“0”态,C,结论：,C高电平时F主状态由J、K决定，F从状态不变。,3. 分析JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,0 1,(保持功能),(置“0”功能),(置“1”功能),(计数功能),C下降沿触发翻转,例：JK 触发器工作波形,脉冲触发方式的动作特点,这种电路为什么能够防止“ 空翻 ”呢 ?,当CP从 1 变为 0 后，,当CP再从 0 变回到 1 后，,虽然此时的主触发器 F主会进入工作状态，,但是 ，,从触发器 F从被封锁，,翻转后的Q端新状态不会影响输出端的逻辑值，,即该电路结构不会造成“ 空翻 ”。,常用“专业术语”介绍：,“ 数据锁定 ”，,触发器的输出状态固定不变，这就称作“数据锁定”。它相当于“保持”功能。,应用举例：画出主从 JK 触发器输出端波形图。,讨论,假设初始状态 Q n = 0,Q1,Q2,
