只读存储器ROM培训资料

上传人:yuzo****123 文档编号:137285866 上传时间:2020-07-07 格式:PPT 页数:28 大小:450KB
返回 下载 相关 举报
只读存储器ROM培训资料_第1页
第1页 / 共28页
只读存储器ROM培训资料_第2页
第2页 / 共28页
只读存储器ROM培训资料_第3页
第3页 / 共28页
只读存储器ROM培训资料_第4页
第4页 / 共28页
只读存储器ROM培训资料_第5页
第5页 / 共28页
点击查看更多>>
资源描述

《只读存储器ROM培训资料》由会员分享,可在线阅读,更多相关《只读存储器ROM培训资料(28页珍藏版)》请在金锄头文库上搜索。

1、022709,2.1 只读存储器(ROM),存储器的读写是以字节(Byte)作单位, 但存储器芯片的容量则是以位(bit)作为单位,一片存储器芯片的容量定义为: 芯片容量=存储单元数每单元位数 存储器常以210=1024=1k作为计算单位。 eg. 2716=2k8 ; 6264=8k8 问2716, 6264各有多少根地址线? ROM-Read Only Memory, ROM中的信息一旦写入就不能随意更改, 故称为只读存储器。 1.只读存储器的结构及分类 结构: 地址译码器的作用: 缓冲器的作用: 存储矩阵工作原理:,022709,2.1 只读存储器(ROM),存储矩阵工作原理: 基本工作

2、原理= 存在的问题: 当内存单元数较多时,使 译码器结构复杂,输出线多 采用双译码结构,如下图 所示:,022709,2.1 只读存储器(ROM),ROM实际结构: 地址译码器: 双地址译码: 2个24译码器替换 了1个416译码器 存储矩阵:16*1 缓冲器: 与3总线结构的连接: 问题: 如何组成16*n的 存储器? 芯片级? 电路板级?,022709,2.1 只读存储器(ROM),分类: ROM存储矩阵的各基本存储单元中信息的存储是用MOS管的接通或断开状态来实现的。根据使用者的要求来确定ROM中各个管子的状态对ROM编程;根据不同的编程方式ROM常分为以下三种: 掩膜编程的ROMROM

3、 现场编程ROMPROM (Programmable Read Only Memory) 用户可以使用编程器将所需的信息一次性写入,不可更改。 可改写、可编程ROMEPROM (Erasable Programmable Read Only Memory) 根据擦去信息所用的方法,又可分为: UVEPROM用电信号编程,用紫外线擦除;编程后覆盖窗口。 EEPROM(E2PROM)用电编程,用电擦除;但写入数据的次数有限,一般几百次至几万次不等。可在线字节擦除/写入!,022709,2.1 只读存储器(ROM),B.Intel 2816 EEPROM 当要向一个指定单元写入 信息时, 要先擦除(

4、使各位 都为1), 然后再写入(必要 位改成0); 擦除和写入时,Vpp上加一 个21v的编程脉冲信号, 脉 冲宽度915ms; 片擦除时,输入端保持高电 平, 约需10ms; 维持方式时可降低功耗约 50%;,表2.2 2816的工作方式,022709,2.2 随机存取存储器(RAM),RAM随机存取存储器 (Random Access Memory) 特点: 可随时直接读、写; 是易失性存储器; 分类: 1.RAM的基本结构,022709,2.2 随机存取存储器(RAM),2.静态基本存储电路 A. 特点/工作原理: 掉电后信息全部丢失; 管子较多,总有一组MOS管导通, 功耗较大 非破坏

5、性读出数据 数据无需刷新, 使用方便,基本工作原理,+地址译码器,022709,2.2 随机存取存储器(RAM),+地址总线 +控制总线 +数据总线,022709,2.2 随机存取存储器(RAM),+多内存单元,022709,2.2 随机存取存储器(RAM),B. 典型芯片 Intel 2128 NMOS 静态 RAM 它是由2k*8位组成的16k位静态RAM(SRAM) 维持状态功耗降至工作时的1/4左右。,表2.3 2128 RAM 功能表,022709,2.2 随机存取存储器(RAM),3.动态基本存储电路 动态存储电路具有元件少, 功耗低的优点, 在大容量存储器中得到广泛应用; 动态存

6、储电路有4管型、3管型和单管型(如图所示); A. 特点: 集成度高; 成本低; 功耗低; 特别是维持功耗低的优点, 适合做大容量存储器; 但需要每隔2ms左右进行一次刷新, 且数据的读出是破坏性的, 即Cg的电压一般从0.2v将下降为0.1v, 所以数据读出后还要对存储电路进行回写。,Cg,T,列选择线,行选择线,刷新 放大器,数据I/O,022709,2.2 随机存取存储器(RAM),B. 典型芯片 Intel 2116 动态存储器(DRAM) 2116是由单管存储电路组成的 16k*1位的DRAM; A0A6分时复用构成14条地址输入端。 首先 -RAS有效, 使 A0A6上的 行地址输

7、入锁存, 再使 -CAS有效, 将A0A6上的列地址输入锁存; -RAS同时起CE的作用, 而-CAS同时起-OE的作用。 刷新按行进行, 2ms内对A0A6的128行(每行128个)刷新一遍。刷新操作只需使 -RAS为低电平(读入行地址), 而 -CAS为高电平就可以对该行内存刷新。,022709,2.2 随机存取存储器(RAM),4.FLASH存储器 它也是一种可擦除、可改写的只读存储器; 与EEPROM相比, 最大的特点就是擦除、改写的速度快;容量大。 (P37p40) 接口类型: 标准的并行接口 NAND(与非)型闪存 串行接口的FLASH存储器,022709,2.3 微型计算机存储器

8、的组成与扩展,1.存储器芯片的选择类型、容量、速度 A.存储器类型的选择 ROMROM、PROM、EPROM(UVEPROM; EEPROM) RAMSRAM、DRAM(考虑如何刷新) FLASH结合了上面二者的优点; 但其本质上仍然是ROM, 速度比RAM慢得多。 B.存储容量的选择 根据需要确定容量, 适当留有余地; 选择芯片时, 根据位数确定芯片数量; 同时考虑价格因素。 C.存储器芯片与CPU工作速度的匹配,022709,2.3 微型计算机存储器的组成与扩展,2.存储器芯片组的连接 A.单片连接 地址总线从低位起一一对应,CS接地; 数据总线(D0D7)一一对应; 控制总线(WR;RD

9、)一一对应;,总线表达方式: 清晰;归类; 由网络标号实际表达连接关系,022709,2.3 微型计算机存储器的组成与扩展,B.存储器位数的扩展 位扩展常见于RAM; 问题:用2n*1位的存储器芯片组成2n*8位存储器? (Din与Dout是分开的?),022709,2.3 微型计算机存储器的组成与扩展,B.存储器位数的扩展,问题:用2n*4位的存储器芯片组成2n*8位存储器?,022709,2.3 微型计算机存储器的组成与扩展,C.存储器存储单元的扩展 线选法用余下的高位地址线连接各存储器芯片的CS 优点:简单; 缺点: 地址不一定连续, 且有相当多的地 址不允许使用 (地址冲突); 无00

10、00H地址; 注意: 还余4根高位 地址线: A12A15,022709,2.3 微型计算机存储器的组成与扩展,C.存储器存储单元的扩展 线选法 线选法最多可扩展的芯片数=剩余的高位地址线数 问题:地址不连续?地址冲突?(无0000H地址?)如何求取各芯片的地址范围?,022709,2.3 微型计算机存储器的组成与扩展,C.存储器存储单元的扩展 部分译码对其余的高位地址线部分译码 优点: 地址连续; 按需设计, 使译码器 比较简单; 缺点: 存在地址重 叠影响了 地址区的有 效使用;,022709,2.3 微型计算机存储器的组成与扩展,C.存储器存储单元的扩展 部分译码 问题:扩展8片存储器需

11、什么译码器?扩展16片存储器?32?64?,022709,2.3 微型计算机存储器的组成与扩展,C.存储器存储单元的扩展 全译码对剩余的高位地址线全译码 (剩余地址线数=CPU地址线数-存储器芯片地址线数) 优点:地址连续且唯一确定(无重叠);可获得最大地址空间; 缺点:译码器相对比较复杂; 目的:A.地址唯一确定(无重叠);B.获得最大地址空间; 方法:余1根地址线:1-2译码(反相器) 余2根地址线:2-4译码器 余3根地址线:3-8译码器 余4根地址线:4-16译码器 余5根地址线:5-32译码器(2-4译码器+3-8译码器; 反相器+4-16译码器) 余6根地址线:6-64译码器(2-

12、4译码器+4-16译码器; 3-8译码器+3-8译码器) ,最简单容易的选择,理论上用现有的译码器可以构造任意位的译码器 ,022709,2.3 微型计算机存储器的组成与扩展,C.存储器存储单元的扩展 全译码构造5-32译码器 问题:如何用反相器+4-16译码器构造5-32译码器? 用2-4译码器接低位地址线,3-8译码器接高位地址线? 如何构造6-64译码器? (思考:存储器采用行译码+列译码以简化译码器结构,why?),022709,2.3 微型计算机存储器的组成与扩展,D.应用举例 关于线选法 eg.某系统需要配置一个4k*8位的静态RAM。 试问:用几片2114(1k*4位)组成该存储

13、器?用线选法如何构成这个存储器:试画出连线简图,并注明各芯片所占的存储空间。 关于全译码(对其余的高位地址线全译码) eg.用四片1k*8位的静态RAM。一片24译码器,一片416译码器,请构成4k*8位容量的存储器,画出连接图。并要求:地址唯一确定;给出每块芯片的寻址范围;扩展到64k*8位还要增添什么器件。 关于部分译码(对其余的高位地址线部分译码; 存在地址重叠影响了地址区的有效使用,也限制了存储器的扩展),022709,2.3 微型计算机存储器的组成与扩展,022709,2.3 微型计算机存储器的组成与扩展,022709,作业,1.UVEPROM和EEPROM都可以改写芯片的内容,在使

14、用上他们有什么不同? 2.EPROM,PROM,动态RAM,静态RAM等存储器,哪几类是可以随时读写的? 3.某ROM芯片有10个地址输入端和4个数据输出端,该芯片的存储容量是多少位? 4.说明静态RAM和动态RAM的主要区别,使用时应如何选用? 5.现有1k*8位的RAM芯片若干片,若用线选法组成存储器,有效的寻址范围最大是多少千字节?若用1个38译码器来产生片选信号,则有效的寻址范围最大又是多少?若要将寻址范围扩展到64kB,应选用什么样的译码器来产生片选信号? 6.某系统需要配置一个4k*8位的静态RAM。试问:用几片2114(1k*4位)组成该存储器?用线选法如何构成这个存储器:试画出连接简图,并注明各芯片所占的存储空间。 7.用四片1k*8位的静态RAM。一片24译码器,一片416译码器,请构成4k*8位容量的存储器,画出连接图。并要求:1)地址唯一确定;2)给出每块芯片的寻址范围;3)扩展到64k*8位还要增添什么器件?,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 中学教育 > 教学课件 > 高中课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号