《项目七IC总线扩展讲课资料》由会员分享，可在线阅读，更多相关《项目七IC总线扩展讲课资料（56页珍藏版）》请在金锄头文库上搜索。
1、项目七、I2C总线扩展,项目七、I2C总线扩展 任务. AT24C系列存储器读写操作,能力目标 1、了解I2C总线原理 2、能采用I2C技术对AT24C系列存储器读写操作 学习内容 1、I2C总线原理 2、AT24C系列存储器读写操作,一、任务要求 要求先对2401C执行写操作，将AT89C51内部数据存储器中30H3FH中的数据写入2401C中从30H开始的16个连续存储单元中，再执行读操作，读取2401C中30H3FH中的数据，并将数据存储到AT89C51内部存储器中从40H开始的16个连续存储单元中。 KEY1充当外部中断0源，当按下KEY1时，单片机完成用I2C总线写AT2402,KE
2、Y2充当外部中断1源，当按下KEY2时，单片机完成用I2C总线读AT2402。,二、任务分析 1、根据要求整个程序由主程序和中断0和中断1三段程序组成。 2、AT2401是一个带有总线结构的存储器，要对AT2401进行读或写，必须按照AT2402的读 写时序编写开始信号子程序、停止信号子程序、发送一个字节子程序、接收一个应答位子程序、发送一个接收应答位子程序、发送一个非接收应答位子程序。,在信息的传输过程中，I2C总线上发送数据的设备称为发送器，而接收数据的设备称为接收器。能够初始发送、产生时钟、起始信号、停止信号的设备称为主机或主控制器；而被主机寻址的设备称为从机。 I2C总线上的每个芯片（
3、例如微控制器、LCD驱动器、存储器或键盘接口）都有唯一的地址，就像电话机一样都有各自唯一的号码，只有被选址的芯片即从机才和主机（例如单片机）通信，就像电话机只有在被拨通各自的号码时才能通话。,2、I2C总线协议 （1）主机从机和接收器发送器 主机从机、接收器发送器这些关系不是持久的，只由当时数据传输的方向决定。例如在如下的传输数据的过程中： 1）微控制器 A 要发送信息到微控制器B 微控制器 A（主机）寻址微控制器 B（从机） 微控制器 A（主机发送器）发送数据到微控制器 B（从机接收器） 微控制器 A终止传输,2) 如果微控制器 A 想从微控制器 B 接收信息 微控制器 A（主机）寻址微控制
4、器 B（从机） 微控制器 A（主机接收器）从微控制器B（从机发送器）接收数据 微控制器 A终止传输,（2）I2C总线位的传输 I2C总线为同步传输总线，总线数据与时钟完全同步。I2C总线规定时钟线SCL上一个时钟周期只能传送一位数据。当时钟SCL线为高电平时，对应数据线SDA线上的电平即为有效数据位（高电平为1，低电平为0）；在数据传送开始后，SCL为高电平的时候，SDA的数据必须保持稳定，只有当SCL为低电平的时候，才允许SDA上的数据改变。当SCL发出重复的时钟脉冲时，每次为高电平时，SDA线上对应的电平就是一位一位传送的数据，其中最先传输的是字节的最高位数据，其时序如图7-2所示。,图7
5、-2 I2C总线上SDA和SCL的时序关系,（3）起始条件和停止条件 起始条件：当SCL线为高电平时，SDA线由高到低的转换。出现起始信号以后，总线被认为“忙”。 停止条件：当SCL为线高电平时，SDA线由低到高的转换。出现停止信号后，总线被认为“空闲”。 也就是SCL和SDA都保持高电平，总线就是空闲的。 在连续读写时，如收到-个“停止条件”。则所有读写操作将终止，芯片将进入等待模式。起始条件和停止条件般由主机产生。,(4)应答信号 接收数据的芯片在接收到8位数据后，向发送数据的芯片发出特定的低电平脉冲，表示已收到数据。应答位的时钟脉冲也由主机产生。发送器在应答时钟脉冲高电平期间，将SDA线
6、拉为高电平，即释放SDA线，转由接收器控制。接收器在应答时钟脉冲的高电平期间必须拉低SDA线，以使之为稳定的低电平作为有效应答，如图7-4所示。若接收器不能拉低SDA线，则为非应答信号。,图7-4 I2C总线上的应答,发送器向接收器发出一个字节的数据后，等待接收器发出一个应答信号，发送器接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为接收器出现故障。,（5）数据字节的传送 发送到SDA线上的每个字节必须为8位。每次传输可以发送的字节数量不受限制，但每个字节后必须跟个应答位，数据传输的顺序是首先传输数据的最高位MSB，然后在每一个SCL线的时钟周期内，传送一位
7、数据，在8个SCL时钟周期后，SDA线上完成一个字节的数据传送。在传输时，若SCL线为高电平，SDA线上电平需保持稳定不变，只有SCL为低电平时，SDA线上的电平才能改变。否则，若SCL线为高电平，而SDA线上的电平由高跳变到低，则为起始信号；由低跳变到高，则为停止信号。,SDA线上完成一个字节的数据传送后，在第9个SCL时钟周期，接收器需发出一个应答信号，即在SCL线为高电平时，将SDA线拉低，以使之为稳定的低电平作为有效应答，表明正确收到了发送器发送的数据。,图7-5 I2C总线上数据的传送,（6）一帧完整数据的传送 一次典型的I2C总线数据传输包括一个起始条件（START）、一个地址字节
8、（位7-1：7位从机地址；位0：R/W方向位）、一个或多个字节的数据和一个停止条件（STOP）。每个地址字节和每个数据字节后面都必须用SCL高电平期间的SDA低电平（见图7-6）来应答（ACKNOWLEDGE简写为ACK）。如果在数据传输了一段时间后，接收器件不能接收更多的数据字节，接收器件将发出一个“非应答”（NACK）信号，这用SCL高电平期间的SDA高电平表示，发送器件读到“非应答”信号后终止传输。,方向位占据地址字节的最低位。方向位被设置为逻辑1表示这是一个“读”（READ）操作，即主机接收从机发送的数据；方向位为逻辑0表示这是一个“写”（WRITE）操作，即从机接收主机发送的数据。所
9、有的数据传输都由主器件启动，可以寻址一个或多个目标从机。,图7-6 I2C总线上完整数据的传送,3、I2C总线的传送格式 （1）主发送从接收,图7-7 典型的主发送从接收时序,（2）从发送主接收,图7-8 典型的主接收从发送时序,4、AT24CXX （1）管脚配置和功能,表7-4 AT24C02的地址定义 最高位 7位从机地址 最低位,D7 D6 D5 D4 D3 D2 D1 D0,SCL ：串行时钟 SDA ：串行数据/地址 A0、A1、A2：器件地址输入端 WP：写保护 如果WP管脚连接到Vcc，所有的内容都被写保护，只能读而不能写。,（2）AT24C02的读写操作 1）字节写 在字节写模
10、式下，主机发送起始信号和从机地址信息，R/W位置零。在从机产生应答信号后，主机发送AT24C02的内部字节地址，该地址表明一个字节的数据要写入AT24C02的哪一个字节。主机在收到从机的另一个应答信号后，再发送数据到AT24C02内部字节地址表明的存储单元。AT24C02再次应答，并在主机产生停止信号后开始内部数据的擦写。在内部擦写过程中，AT24C02不再应答主机的任何请求。字节写时序如图7-10所示。,图7-10 字节写时序,2）页写 用页写AT24C02可以一次写入8个字节的数据。页写操作的启动和字节写一样，不同在于传送了一字节数据后并不产生停止信号。主机被允许再发送7个额外的字节，每发
11、送一个字节数据后，AT24C02产生一个应答信号，并将内部字节地址自动加1。如果写到此页的最后一个字节，即发送完8个字节数据后，主机继续发送数据，数据将从该页的首地址写入，先前写入的数据将被覆盖，造成数据丢失。,图7-11 页写时序,AT24C02的读操作 AT24C02的读操作可分为立即地址读、选择性读和连续读。 1）立即地址读,图7-12 立即地址读时序,2）选择性读,图7-13 选择性读时序,3）连续读,图7-14 连续读时序,四、任务实施 1、硬件设计,图7-15 单片机和AT2401CI2C总线硬件接线原理图,2、软件设计 具体流程图如图7-16所示。,中断0（写入AT2401CI2
12、C数据）,中断1（读出AT2401CI2C数据）,主程序：,中断0：（写入AT2401CI2C数据）,中断1：（读出AT2401CI2C数据）,;名称:STRRT ;描述:启动I2C总线子程序发送I2C总线起始条件,;名称:STOP ;描述:停止I2C总线子程序发送I2C总线停止条件,;名称:MACK ;描述:发送应答信号子程序,;名称:MNACK ;描述:发送非应答信号子程序,;名称:CACK ;描述:检查应答位子程序,返回值:ACK=1时表示有应答,;名称:WRBYTE ;描述:发送字节子程序,字节数据放入ACC,;名称:RDBYTE ;描述:读取字节子程序,读出的数据存放在ACC,;名称
13、:IWRNBYTE ;描述:向器件指定子地址写N个数据 ;入口参数:器件地址字SLA,子地址SUBA,发送数据缓冲区MTD,发送字节数NUMBYTE,;名称:IRDNBYTE ;描述:从器件指定子地址读取N个数据 ;入口参数:器件地址字SLA,子地址SUBA,接收数据缓存区MRD,接收字节数NUMBYTE,3、仿真调试 打开“Proteus ISIS”界面，在CPU后台加载打开“I2C数据读写.hex”文件，点击运行键，按下“KEY1写数据”中断按钮，然后按下暂停键，打开“Debug”下“8051 CPU” 下的“Intermal Memory ”和“I2C Memory Intermal M
14、emory”窗口可观察到如图7-17所示的已经8051已将片内30H到3FH的将数据写入I2C的30H到3FH。,图7-17 8051内部数据30H到3FH的数据写入I2C 的30H到3FH,按下“KEY2读数据”中断按钮，然后按下暂停键，打开“Debug”下“8051 CPU”下的“Intermal Memory ”和“I2C Memory Intermal Memory”窗口可观察到如图7-18所示的已经将I2C的30H到3FH。数据读入8051的40H到4FH。,图7-18 I2C的30H到3FH内部数据读到8051内部40H到4FH,打开“Debug”下“I2C Debugger”I2C总线调试器中信息如图7-19所示。其中第一行为AT89C51向24C01写入的数据，其余的几行为AT89C51从24C01中读出的数据。,图7-19 I2C总线调试信息,五、总结与提高 1、I2C总线的扩展是属于项目四中的存储器扩展的一部分： 2、I2C总线的扩展的特殊性及学习方法： I2C总线的扩展特殊性： I2C总线的扩展的学习方法：,
