十章节输入输出系统知识分享

《十章节输入输出系统知识分享》由会员分享，可在线阅读，更多相关《十章节输入输出系统知识分享（83页珍藏版）》请在金锄头文库上搜索。

1、第十章 输入输出系统,10.1 I/O系统概述 10.2 程序中断输入输出方式 10.3 DMA输入输出方式 10.4 通道控制方式和外围处理机方式 10.5 总线结构,10.1 输入输出(I/O)系统概述,1.输入输出系统 外部设备 - 输入输出设备和辅助存储器 外设与主机之间的控制部件（设备控制器 设备适配器或接口） 2.系统总线 主机与外设传送数据的通道,接口与主机、外设间的连接,2.控制器/接口的功能,数据传送控制 实现主机和外设的数据传送控制 数据传输中的同步问题同步控制电路 程序直接控制、中断控制、DMA、通道、外围处理机 进行地址译码和设备选择 CPU送来选择外设的地址码后，接口

2、必须对地址进行译码以产生设备选择信息，使主机能和指定外设交换信息。,实现数据缓冲 解决主机同外围设备之间的速度匹配。 在传送过程中，先将数据送入数据缓冲寄存器， 然后再送到目的设备(输出)或主机(输入)。 数据格式的变换 按照数据传送的宽度-并行和串行接口。 接口要完成数据格式的串并变换 并行接口- 设备和接口将一个字节/字所有位同时传送。 串行接口- 设备和接口间的数据是按位串行传送的， 而接口和主机之间是按字节或字并行传送。,传递控制命令和状态信息 CPU通过接口中命令寄存器向外设发出启动命令； busy和ready信号 （6）电平匹配,3.控制器/接口的基本组成,接口中要分别传送数据信息

3、、控制信息和状态信息，这些信息都通过数据总线分时传送至专用寄存器中。 接口 数据端口、命令端口和状态端口。 端口 接口电路中可以被CPU直接访问的寄存器， 若干个端口加上相应的控制逻辑电路才组成接口。,4. I/O设备数据传送控制方式,程序直接控制 (programed direct control) 程序中断传送 (program interrupt transfer) 直接存储器存取 (direct memory access, DMA) I/O通道控制 (I/O channel control) 外围处理机 (peripheral processor unit, PPU),1. 程序直接

4、控制方式,完全通过程序来控制主机和外围设备之间的信息传送。 通常在用户的程序中安排一段由输入输出指令和其他指令所组成的程序段直接控制外围设备的工作。 程序查询方式-检测“完成”状态标志。 控制和硬件实现方式简单 外设和主机及各外设之间不能同时工作， 系统效率很低,多用于单片机.,2. 程序中断传送方式,中断是外围设备用来“主动”通知CPU，准备送出 输入数据或接收输出数据的一种方法。 一定程度上实现了CPU和外围设备的并行工作 提高了计算机系统的工作效率 实现了外围设备的并行工作 CPU按优先级响应多个I/O设备的中断请求 硬件结构相对复杂一些，服务开销时间较大 一般适用于随机出现的服务,3.

5、 直接存储器存取方式,在外围设备和主存之间开辟直接的数据传送通路 适用于内存和高速外围设备之间大批数据交换 CPU只进行预处理和后处理 数据传送由I/O系统中增设的DMA控制器完成 传送数据的主存地址和需要传送数据的计数值 特点: 数据传送速度很高 传送速率仅受到内存访问时间的限制 主存储器被并行工作的CPU和I/O子系统所共享,3. 直接存储器存取方式,DMA的不足： 对外围设备的管理和某些操作仍然需要cpu承担 大中型计算机系统中，系统所配的外设种类多，数量大，对外设的管理和控制任务重。 多个DMA同时使用时，容易引起共享主存冲突。,4. I/O通道控制方式,通道从属于cpu的一个专用I/

6、O处理器 能独立地执行用通道命令编写的I/O控制程序， 产生相应的控制信号，继而完成I/O过程。 非独立处理器,需CPU协助完成任务。 提高了CPU的工作效率,硬件复杂。 现代计算机组织向功能分布方向发展,图10.1 具有CH的系统结构,4. I/O通道控制方式,通道的缺点 要在cpu的I/O指令控制下工作。 某些操作仍然必须由cpu来完成 码制转换、数据检错纠错,5. 外围处理机方式,基本独立于主机工作,结构接近一般处理机 甚至是一般小型通用计算机或微机。 可完成I/O通道所要完成的I/O控制， 还可完成码制变换、格式处理、数据块的检错、 纠错等操作。 使计算机系统结构质变 功能集中式发展为

7、功能分散的分布式系统,程序直接控制 中断控制 DMA 通道 外围处理机,程序直接控制 中断控制 DMA 通道 外围处理机,10.2 程序中断输入输出方式,一. 中断的作用、产生和影响 1. 程序中断：计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，CPU暂时中止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完后，CPU将返回原来的程序继续执行。 中断的处理过程实际上是程序的切换过程 保护/ 恢复断点和保护现场等中断的辅助操作 中断系统是计算机实现中断功能的软、硬件总称。 程序中断与调用子程序的区别,图10.2 CPU与打印机并行工作时间图,主机与设备并行工作原理,2

8、. 中断的作用 CPU与多个I/O设备并行工作 处理计算机运行中机器故障 提供人机联系 实现多道程序和分时操作 实现实时处理 实现应用程序和操作系统的联系 网络级多处理机系统各处理机间的联系,3. 有关中断的产生和响应的概念,(1) 中断源 引起中断的事件，即发出中断请求的来源，称为中断源。 中断源的种类 外中断 I/O设备、定时钟等来自处理机外部设备的中断， 内中断 处理器硬件故障或程序“出错”引起的中断。 中断触发器 当中断触发器为“1”时，向CPU发出“中断请求”信号。 多个中断触发器构成中断寄存器,内容为中断字或中断码。,(2) 允许中断和禁止中断,禁止中断 产生中断源后，由于某种条件

9、的存在，CPU不能中止现行 程序的执行，称为禁止中断。 中断允许触发器 “1” 状态, 允许响应中断； “0” 状态, 禁止响应中断。 通过“开中断”或“关中断”指令来置位、复位。,(3) 中断屏蔽与优先级,中断级 一般把所有中断按不同的类别分为若干级， 在同一级中还可以有多个中断源。 优先权 指有多个中断同时发生时，要把全部中断源按中断性质和 处理的轻重缓急进行排队，安排各个中断响应的优先次序。 先按中断级确定优先次序， 后在同一级内再确定各个中断源的优先权。,中断屏蔽 当产生中断请求后，用程序方式有选择地封锁部分中断， 而允许其余部分中断仍得到响应，称为中断屏蔽。 中断屏蔽触发器 每个中断

10、源设置一个中断屏蔽触发器来屏蔽其中断请求. 触发器置1， 对应的设备中断被封锁;置“0”，允许响应。 中断屏蔽寄存器 可改变原先的优先级 可屏蔽中断和非屏蔽中断,CPU响应中断的条件,中断源请求中断 CPU允许中断 3. 申请中断的中断源 未被屏蔽 4. 必须完成当前机器指令 5. 申请中断的中断源 是当时最高级别,二. 中断处理,1. 中断处理过程 (1) 关中断 进入不可再次响应中断的状态，由硬件实现。 (2) 保存断点和现场 断点: 程序计数器PC中的内容 现场信息: 程序状态字，某些寄存器的内容。 (3) 判别中断源，转向中断服务程序。,(4) 开中断。 将允许更高级中断请求得到响应，

11、实现中断嵌套。 (5) 执行中断服务程序 (6) 退出中断。 在退出时，又应进入不可中断状态，即关中断， 恢复现场、恢复断点，然后开中断，返回原程序执行。 “中断隐指令” 进入中断时执行的关中断、保存断点等操作一般是由硬件 实现的，它类似于一条指令，但不能被编写在程序中。,一次中断处理 两关 两开,2. 判别中断源,软件和硬件确定中断源 (1) 查询法 由测试程序按一定优先排队次序检查各个设备的中断触 发器或中断标志 (2) 串行排队链法 由硬件确定中断源,串行排队判优先线路 。,1,0,1,0,0,2. 判别中断源,向量中断 当CPU响应中断时，由硬件直接产生一个固定的地址(即向量地址)，由

12、向量地址指出每个中断源设备的中断服务程序入口。,1000,CPU,用户 程序,中断服务程序2,中断服务程序3,外设1,外设3,外设2,4567,中断服务程序1,2300,1000 2300 4567,0000 0004 0008,多重中断 指在处理某一个中断过程又发生了新的中断请求，从而中断该服务程序的执行，又转去进行新的中断处理。这种重叠处理中断的现象又称为中断嵌套。 抢先式、非抢先式,3. 多级中断处理,三. 程序中断设备接口的组成,程序中断设备接口组成 设备选择器 中断控制和工作状态逻辑 四个D触发器-Done, BUSY, INTR,MASK 中断排队控制逻辑 设备码回送逻辑 数据缓冲

13、寄存器,10.3 DMA输入输出方式,一。DMA的基本概念 DMA方式的必要性 DMA方式 在外设和主存之间开辟一条“直接数据通道”，在不需要 CPU干预，也不需要软件介入的情况下在两者之间进行的 高速数据传送方式。 DMA控制器 在DMA传送方式中，对数据传送过程进行控制的硬件。,专用DMA方式 通用DMA方式,两种DMA方式,外设与CPU共享主存和总线； DMA控制器直接管理数据块传送 主存地址的确定、传送数据的计数等都由硬件电路直接实现； 主存中要开辟专用缓冲区，及时供给和接收外设的数据； DMA传送速度快，CPU和外设并行工作，提高了系统的效率。 DMA在传送开始前要通过程序进行预处理

14、，结束后要通过中断方式进行后处理。,DMA方式的特点,DMA三种工作方式,1.CPU暂停方式 主机响应DMA请求后，让出总线，直到一组数据传送 完毕后，DMA控制器才把总线控制权交还给CPU. 2. CPU周期窃取方式 DMA控制器与主存之间传送一个数据占用一个CPU周期 3. 直接访问存储器工作方式 如传送数据时CPU正好不占用存储总线，对CPU无影响。如DMA和CPU同时需要访问存储总线，则DMA优先。,二、 DMA控制器的基本组成,采用DMA控制方式的外围设备与系统总线之间的接口电路 包括多个设备寄存器、中断控制和DMA控制逻辑等。,设备寄存器 DMA控制器中主要的寄存器有： (1) 主

15、存地址寄存器(MAR) 其初始值为主存缓冲区的首地址，在传送前由程序送入。 (2) 外围设备地址寄存器(ADR) 存放I/O设备的设备码或表示设备信息存储区的寻址信息。 (3) 字数计数器(WC) 对传送数据的总字数进行统计。 (4)数据缓冲寄存器(DBR) 暂存I/O设备与主存传送的数据。 (5)控制与状态寄存器(CSR) 存放控制字和状态字。,接受外设发出的DMA请求，向CPU发出总线请求；CPU响应此总线请求，发出总线响应信号后， DMA接管对总线的控制，进入DMA操作周期； 确定传送数据的主存单元地址及传送长度，并能自动修改主存地址计数值和传送长度计数值； 规定数据在主存与外设之间的传

16、送方向，发出读写或其他控制信号，并执行数据传送的操作。 向CPU报告DMA操作的结束。,DMA控制器的功能,三. DMA的数据传送过程,1. DMA 预处理 CPU通过程序对DMA的MAR及WC进行初始化 2. DMA 控制 IO 设备与主存之间的数据交换 1。从外设读一个字到数据缓冲寄存器DBR中 2。向CPU发出DMA请求，把DBR中的内容送主存数据寄存器 3。将DMA中的MAR内容送主存地址寄存器，启动写操作 4。DMA的WC计数器内容减1，MAR内容加1 5。如(WC)=0，置结束标志，向CPU发中断，否则转1 3. CPU 中断原程序进行后处理 判断续传,停止外设,数传校验，出错处理。,中断方式是程序切换，需要保护和恢复现场；而DMA方式除了开始和结尾时，不占用CPU的任何资源。 对中断请求的响应时间只能发生在每条指令执行完毕时；而对DMA请求的响应时间可以发生在每个机器周期结束时