《系统结构答案》由会员分享，可在线阅读，更多相关《系统结构答案（23页珍藏版）》请在金锄头文库上搜索。
1、系统结构答案第 一 章 1.26 假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90，那么，采用Cache后能使整个存储系统获得多高的加速比? T0 1解：根据Amdahl定理有：Sn = = ；结合题意：Cache工作速度为 Tn （1 Fe）+ Fe / Se主存的5倍，相当于改进存储器后获得的加速比为5，即Se=5；Cache被访问命中的概率为90，相当于访问存储器的时间有90化在Cache上，即Fe=0.9。 所以 Sn = 1/（1-0.9）+0.9/5 = 3.571.27 设计指令存储器有两种不同方案：一种是采用价格较贵的高速存储器芯片，另一种是采用价
2、格便宜的低速存储器芯片。采用后一方案时，用同样的经费可使存储器总线带宽加倍，从而每隔2个时钟周期可取出2条指令(每条指令为单字长32位)。而采用前一方案时，每一个时钟周期取出一条单字长指令。由于访存局部性原理，当取出2个指令字时，通常这2个指令字都要使用，但仍有25的时钟周期中，取出的2个指令字中仅有1个指令字是有用的。试问采用这两种实现方案所构成的存储器带宽是多少？ 解：带宽是指单位时间内处理的二进制位数，相当于频率，用f表示。 采用方案A时，存取指令的CPIa = 1时钟周期/指令字，即：fa = 1/CPIa 指令字长 = 132 = 32位/时钟周期。采用方案B时，存取指令的CPIb
3、= 0.752/2 + 0.252/1 = 1.25时钟周期/指令字，即： fa = 1/CPIa 指令字长 = 0.832 = 25.6位/时钟周期。1.28 某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个测试程序。假定每次存储器存取为1个时钟周期，试问：(1)此计算机的有效CPI是多少?(2)假定将处理机的时钟频率提高到30MHz，但存储器的工作速率不变，这样，每次存储器存取需要2个时钟周期。如果30指令每条只需要一次存储器存取操作，另外5指令每条需要二次存储器存取操作，假定测试程序的指令数不变，并与原工作站兼容，试求改进后的处理机CPI和MIPS。 解：（1）
4、由MIPS = 时钟频率/（CPI106），则有：CPIA =时钟频率/（MIPS106）= 1.5。 （2）当时钟频率为15MHZ时，假设不进行存储操作指令的CPI为x，则要进行一次存储操作指令的CPI为1+ x，要进行二次存储操作指令的CPI为2+ x，因此有： 1.5 = x65% + （1+ x）30% + （2+ x）5% 解得x = 1.1当时钟频率为30MHZ时，不进行存储操作指令的CPI不变为1.1，要进行一次存储操作指令的CPI为2+ x = 3.1，要进行二次存储操作指令的CPI为4+ x = 5.1，因此平均CPI为： CPIB = 1.165% + 3.130% + 5
5、.15% = 1.9所以 MIPSB = 时钟频率/（CPIB106）=（30106）/（1.9106）= 15.8MIPS1.29 某计算机Cache能存放2000条指令。假设10%的指令承担了90%时间的指令访问，而且这10%指令中每条指令的执行时间相同。如果要执行的某程序共50000条指令，当计算机执行该程序时，在Cache中能访问到的指令的概率是多少？解：由题意可知：45000条指令承担10%时间的指令访问，5000条指令承担90%时间的指令访问。显然5000条指令被频繁使用，设平均使用次数为X；另外45000条指令仅使用一次。则有：45000 : 0.1 = 5000X : 0.9
6、解得 X = 81所以该程序执行指令的条数为Y = 45000 + 500081 = 450000假设频繁使用的5000条指令均匀分布于程序之中，即每次调入Cache的2000条指令有200条是频繁使用的。另假设每次调入Cache的2000条指令中的1800条均被使用了一次。所以执行该程序时Cache中能访问到的指令的概率为: （450000 - 50000/2000） 450000 100%1.30 有一台计算机，不同类型指令在理想Cache（无访问失败）与实际Cache（有访问失败）两种情况下的性能如下表。求理想Cache相对于实际Cache的加速比？指令类型 出现频率 理想CacheCP
7、I 实际CacheCPI运算指令 40% 1 3取数指令 20% 2 8存数指令 15% 2 8控制指令 25% 2 4解：理想Cache情况下指令的平均时钟周期数CPI为： CPI理想 = =140%+220%+215%+225% = 1.6实际Cache情况下指令的平均时钟周期数CPI为： CPI实际= =340%+820%+815%+425% = 5.0S = 实际CacheCPU执行时间/理想CacheCPU执行时间=（IC时钟周期CPI实际）/（IC时钟周期CPI理想）= CPI/CPIA = 5.0/1.6 = 3.121.31 假设在一台40MHz处理机上运行测试程序共有2000
8、00条指令，由4类指令组成。已知指令的CPI和所各占比例如下表。 指令类型 指令比例 CPI算逻运算 60% 1 Cache命中存取 18% 2 控制指令 12% 4 Cache末命中访主存 10% 8 (1)计算处理机运行该程序的平均CPI。(2)根据(1)所得CPI，计算相应的MIPS速率。解: （1）CPI= =160% + 218% + 412% + 810% = 2.2（2）MIPS = 时钟频率/（CPI106）= 40106/（2.2106）= 18.191.32 已知4个程序在A、B、C 三台计算机上的执行时间(秒)分别如下表，假设每个程序都有100106条指令要执行，计算这3
9、台计算机对每个程序的MIPS速率。根据这些速率值，你能否得出这3台计算机相对性能的明确结论？你能否找到一种将它们排序的方法？试说明理由。 程序 计算机A 计算机B 计算机C程序1 1 10 20程序2 1000 100 20程序3 500 1000 50程序4 100 800 100 解：（1）由MIPS的定义有：MIPS = Ic/(Tcpu106) = 100106/(Tcpu106) = 100/Tcpu。根据上表中列出的Tcpu则可计算出相应的MIPS如下表所示。 程序 计算机A 计算机B 计算机C程序1 100 10 5程序2 0.1 1 5程序3 0.2 0.1 2程序4 1 0.
10、125 1（2）由于MIPS与指令值、指令使用的频率等有关，在同一台机器上运行不同的程序，得出不同的速率MIPS，因此不能仅用MIPS来评价计算机性能的优劣。而应用执行程序的算术平均Tcpu来评价比较好。 TcpuA = （1+1000+500+100）/4 = 400.25 TcpuB = （10+100+1000+800）/4 = 477.5TcpuC = （20+20+50+100）/4 = 47.5所以性能排序为：C A B。第 二 章 2.25 浮点数系统使用的阶码基值re=2，阶值位数q=2，尾数基值rm=10，尾数位数p=1，即按照使用的二进制位数来说，等价于p=4。计算在非负阶
11、、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。解: 最小尾数值：rm-1 = 10-1 = 0.1最大尾数值：1- rm-p =1-10-1 = 0.9最大阶值：2q-1=3可表示数的最小值：1rm-1 = 10-1 = 0.1可表示数的最大值：rm2q-1（1- rm-p）=103（1-10-1）= 900可表示数的个数：2qrmp（rm-1）/rm = 22101（10-1）/10 = 362.26 一个处理机有I1I10共10条指令，经统计，各指令在程序中出现的概率如下：I1：0.25 I2：0.20 I3：0.15 I4：0.10 I
12、5：0.08I6：0.08 I7：0.05 I8：0.04 I9：0.03 I10：0.02（1）计算这10条指令的操作码最短平均长度。（2）写出这10条指令的Huffman编码，并计算操作码编码的平均长度和信息冗余量。（3）采用3/7扩展编码法和2/8扩展编码法编写这10条指令的操作码。并分别计算编码的平均长度和信息冗余量。说明哪一种扩展编码较好的理由。解：（1）操作码编码的最短平均长度为：H=-log2pi H= (0.25log20.250.20log20.200.15log20.150.10log20.100.08log20.080.08log20.080.05log20.050.04log20.040.03log20.030.02log20.02) =2.96（位） （2）根据给出的使用频度，在构造Huffman树的过程中，有两个结点可供合并，因此可生成不同的Huffman树，其中给出一棵如图所示，相应的Huffman编码如表所示。1.00 1 0 1 0 1 00.15
