《PCB-Checklist》由会员分享，可在线阅读，更多相关《PCB-Checklist（8页珍藏版）》请在金锄头文库上搜索。
1、阶段项目序号检查内容EDA设计EDA复审EDA确认备注资料输入阶段1.在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件）2. 3确认PCB模板是最新的3.确认模板的定位器件位置无误4.PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确5. 4确认外形图上的禁止布放器件和布线区已在PCB模板上体现6.比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确7. 5确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置布局后检查阶段器件检查8.确认所有器件封装是否与公司
2、统一库一致，是否已更新封装库（用viewlog检查运行结果）如果不一致，一定要Update Symbols9.母板与子板，单板与背板，确认信号对应，位置对应，连接器方向及丝印标识正确，且子板有防误插措施，子板与母板上的器件不应产生干涉10.元器件是否100% 放置11.打开器件TOP和BOTTOM层的place-bound， 查看重叠引起的DRC是否允许12.Mark点是否足够且必要13.较重的元器件，应该布放在靠近PCB支撑点或支撑边的地方，以减少PCB的翘曲14.与结构相关的器件布好局后最好锁住，防止误操作移动位置15.压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面
3、不允许有元件或焊点16.确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）17.金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置18.接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置19.波峰焊面的CHIP器件是否已经转换成波峰焊封装， 20.手工焊点是否超过50个21.在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘22.需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的高度功能检查23.数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理24
4、.A/D转换器跨模数分区放置。25.时钟器件布局是否合理26.高速信号器件布局是否合理27.端接器件是否已合理放置 （源端匹配串阻应放在信号的驱动端；中间匹配的串阻放在中间位置；终端匹配串阻应放在信号的接收端）28.IC器件的去耦电容数量及位置是否合理29.信号线以不同电平的平面作为参考平面，当跨越平面分割区域时，参考平面间的连接电容是否靠近信号的走线区域。30.保护电路的布局是否合理，是否利于分割31.单板电源的保险丝是否放置在连接器附近，且前面没有任何电路元件32.确认强信号与弱信号（功率相差30dB）电路分开布设33.是否按照设计指南或参考成功经验放置可能影响EMC实验的器件。如：面板的
5、复位电路要稍靠近复位按钮热34.对热敏感的元件（含液态介质电容、晶振）尽量远离大功率的元器件、散热器等热源35.布局是否满足热设计要求，散热通道（根据工艺设计文件来执行）电源36.是否IC电源距离IC过远37.LDO及周围电路布局是否合理38.模块电源等周围电路布局是否合理39.电源的整体布局是否合理规则设置40.是否所有仿真约束都已经正确加到Constraint Manager中41.是否正确设置物理和电气规则（注意电源网络和地网络的约束设置）42.Test Via、Test Pin的间距设置是否足够43.叠层的厚度和方案是否满足设计和加工要求44.所有有特性阻抗要求的差分线阻抗是否已经经过
6、计算，并用规则控制布线后检查阶段数模45.数字电路和模拟电路的走线是否已分开，信号流是否合理46.A/D、D/A以及类似的电路如果分割了地，那么电路之间的信号线是否从两地之间的桥接点上走（差分线例外）？47.必须跨越分割电源之间间隙的信号线应参考完整的地平面。48.如果采用地层设计分区不分割方式，要确保数字信号和模拟信号分区布线。时钟和高速部分49.高速信号线的阻抗各层是否保持一致50.高速差分信号线和类似信号线，是否等长、对称、就近平行地走线？51.确认时钟线尽量走在内层52.确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线53.时钟、中断、复位信号、百兆/千兆以太网
7、、高速信号上是否没有分叉的测试点？54.LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H（H为信号线距参考平面的高度）？55.时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线？56.时钟线是否已满足（SI约束）要求（时钟信号走线是否做到少打过孔、走线短、参考平面连续，主要参考平面尽量是GND；若换层时变换了GND主参考平面层，在离过孔200mil范围之内是GND过孔） 若换层时变换不同电平的主参考平面，在离过孔200mil范围之内是否有去耦电容）？57.差分对、高速信号线、各类BUS是否已满足（SI约束）要求EMC与可靠性58.对于晶振，是否在其下布一层地？是
8、否避免了信号线从器件管脚间穿越？对高速敏感器件，是否避免了信号线从器件管脚间穿越？59.单板信号走线上不能有锐角和直角（一般成 135 度角连续转弯，射频信号线最好采用圆弧形或经过计算以后的切角铜箔）60.对于双面板，检查高速信号线是否与其回流地线紧挨在一起布线；对于多层板，检查高速信号线是否尽量紧靠地平面走线61.对于相邻的两层信号走线，尽量垂直走线 62.避免信号线从电源模块、共模电感、变压器、滤波器下穿越63.尽量避免高速信号在同一层上的长距离平行走线64.板边缘还有数字地、模拟地、保护地的分割边缘是否有加屏蔽过孔？多个地平面是否用过孔相连?过孔距离是否小于最高频率信号波长的1/20？6
9、5.浪涌抑制器件对应的信号走线是否在表层短且粗？66. 45确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的地平面裂缝、无细长条和通道狭窄现象67.是否在信号线跨层比较多的地方，放置了地过孔（至少需要两个地平面）电源和地68.如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。69.确认电源、地能承载足够的电流。过孔数量是否满足承载要求（估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍）70.对于有特殊要求的电源，是否满足了压降的要求71.为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则。（条件允许的话，
10、电源层的缩进得越多越好）。72.如果存在地分割，分割的地是否不构成环路？73.相邻层不同的电源平面是否避免了交叠放置？74.保护地、-48V地及GND的隔离是否大于2mm？75.-48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。76.靠近带连接器面板处是否布1020mm的保护地，并用双排交错孔将各层相连？77.电源线与其他信号线间距是否距离满足安规要求？禁布区78.金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔79.安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔80.设计要求中预留位置是否有走线81.非金属化孔内层离线路及铜箔间距应
11、大于0.5mm（20mil），外层0.3mm（12mil）单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm（80mil）82.铜皮和线到板边 推荐为大于2mm 最小为0.5mm83.内层地层铜皮到板边 1 2 mm， 最小为0.5mm焊盘出线84.对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出线可以不考虑此条规定85.与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装）86.线路应尽量从SOIC、PLCC、QFP、
12、SOT等器件的焊盘的两端引出丝印87.器件位号是否遗漏，位置是否能正确标识器件88.器件位号是否符合公司标准要求89.确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性90.母板与子板的插板方向标识是否对应91.背板是否正确标识了槽位名、槽位号、端口名称、护套方向92.确认设计要求的丝印添加是否正确93.确认已经放置有防静电和射频板标识（射频板使用）编码/条码94.确认PCB编码正确且符合公司规范95.确认单板的PCB编码位置和层面正确（应该在A面左上方,丝印层）96.确认背板的PCB编码位置和层面正确（应该在B右上方,外层铜箔面）97.确认有条码激光打印白色丝印标示区98.确认条码框下面没有连线和大于0.5mm导通孔99.确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件过孔100.在回流焊面，过孔不能设计在焊盘上。
