《山大计算机系统结构》由会员分享，可在线阅读，更多相关《山大计算机系统结构（12页珍藏版）》请在金锄头文库上搜索。
1、模拟试卷1一、 名词解释1. 系统结构：是对计算机系统中各机器级之间界面的划分和定义，以及对各级界面上、下的功能进行分配。2. SIMD：单指令流多数据流计算机系统。3. 资源共享4. Cache：高速缓冲存储器5. 模拟: 是对真实事物或者过程的虚拟二、 选择1. Cache是介于CPU和( C )之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。A.寄存器B.DRAMC.主存D.硬盘2. 并行性开发的途径为时间重叠、资源共享和( C )等。A.时间并行B.资源分布 C.资源重复D.时间并发3. 冯诺依曼型计算机的设计思想是( C )。A.存储数据并按地址顺序执行B
2、.存储程序并按地址逆序执行C.存储程序并按地址顺序执行D.存储程序并乱序执行4. 在计算机系统的层次结构中，属于硬件级的是( D )。A.应用语言级 B.高级语言级C.汇编语言级D.机器语言级5. 消除流水线性能瓶颈的方法：瓶颈段细分和( B )。A.瓶颈段串联 B.瓶颈段并联 C.瓶颈段拆分D.瓶颈段流水三、 简答 1. 试述现代计算机系统的多级层次结构。 2. 试述RISC设计的基本原则和采用的技术。 3. 试述全相联映像与直接映像的含义及区别。 直接映像: 指主存的一个字块只能映像到Cache的一个准确确定的字块中。直接映象是一种最简单的地址映像方式，它的地址变换速度快，而且不涉及其他两
3、种映像方式中的替换策略问题。但是这种方式的块冲突概率较高，当称序往返访问两个相互冲突的块中的数据时，Cache的命中率将急剧下降，因为这时即使Cache中有其他空闲块，也因为固定的地址映像关系而无法应用。全相联映像：指主存的一个字块可以映像到整个Cache的任何一个字块中。这种方式只有当Cache中的块全部装满后才会出现块冲突，所以块冲突的概率低，可达到很高的Cache命中率；但实现很复杂。当访问一个块中的数据时，块地址要与Cache块表中的所有地址标记进行比较已确定是否命中。在数据块调入时存在着一个比较复杂的替换问题，即决定将数据块调入Cache中什么位置，将Cache中那一块数据调出主存。
4、为了达到较高的速度，全部比较和替换都要用硬件实现。四、 论述 CPU写Cache时内容不一致现象，有那两种解决方法？各自的优缺点是什么？【解】有两种方法：写回法（抵触修改法）：是在CPU执行写操作时，信息只写入Cache，仅当需要被替换时，才将已被写入过的Cache块先送回主存，然后再调入新块。写直达法（直达法）：利用Cache-主存存储层次在处理机和主存之间的直接通路，每当处理机写入Cache的同时，也通过此通路直接写入主存。在可靠性上，写直达法优于写回法；在与主存的通信量上，写回法少于写直达法；在控制的复杂性上，写直达法比写回法简单；在硬件实现的代价上，写回法要比写直达法好。五、 计算 某
5、模型机由8条指令，使用频度为 0.3 0.3 0.2 0.1 0.05 0.02 0.02 0.01 试分别用Huffmann编码和扩展编码对其操作码进行编码，限定扩展编码只能做两种长度，则它们的编码长度比定长操作码的长度减少多少？【解】频度Huffman长度扩展长度I10.3002002I20.3012012I30.2102102I40.11103110005I50.0511104110015I60.02111105110105I70.026110115I80.016111005定长编码长度：3Huffman长度：(0.3+0.3+0.2)*2 + 0.1*3 + 0.05*4 + 0.02
6、*5 + 0.02*6 + 0.01*6 = 2.38长度减少3-2.38=0.62扩展编码长度： (0.3+0.3+0.2)*2 + (0.1 + 0.05 + 0.02 + 0.02 +0.01) * 5 = 2.6 长度减少3-2.6=0.4模拟试卷2一、 名词解释 1.系统结构: 指系统内部各组成要素之间的相互联系、相互作用的方式或秩序，即各要素在时间或空间上排列和组合的具体形式。2. RISC: 精简指令系统计算机，只采用使用频度高、简单、执行速度快的指令类型。3.并行性: 把解题中具有可以同时进行运算或操作的特性,4.实页冲突: 发生两个以上的虚页想要进入主存中同一个页面位置的现象
7、。5.仿真: 用模型来代替实物进行研究、试验的方法二、 选择 1. Cache是介于CPU和( C )之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。A.寄存器B. DRAMC. 主存D. 硬盘2. 并行性开发的途径为时间重叠、( C )和资源共享等。A. 时间并行B. 资源分布C.资源重复D. 时间并发3. RISC的三个基本要素是：(1)一个有限的简单的指令集；(2)CPU配备大量的( B ) ；(3)强调对指令流水线的优化。A. 专用寄存器B. 通用寄存器C. CacheD. 内存4. 冯诺依曼型计算机的设计思想是存储程序并按地址顺序执行，它的主要组成部分包括
8、：运算器、( B )、控制器适配器与I/O设备。A. 寄存器B. 存储器C. 缓冲器D. 译码器5. 指令格式中的( A )字段，用来表征指令的操作特性与功能。A. 操作码B. 指令字C.数据字D.地址码三、 简答 1. 试述现代计算机系统的多级层次结构。 2. 试述阵列处理机与多处理机的区别。 结构方面：阵列处理机的互连较规整，有一定专用性，互连的处理单元数量大；多处理机要采用更灵活多变的结构，实现复杂的互连模式，互连的处理机数量少。并行性方面：阵列处理机是操作级并行，是并行性的同时性；多处理机是作业、程序、任务级的并行，同时包含指令内部操作间的并行，是并行性的并发性。3. 试述分页式虚拟存
9、储器与分段式虚拟存储器的含义和区别。页式管理： 页式虚拟存储器把虚拟地址空间划分成一个个固定大小的块,每块称为一页,把主存储器的地址空间也按虚拟地址空间同样的大小划分为页。页是一种逻辑上的划分，它可以由系统软件任意指定。虚拟地址空间中的页称为虚页，主存地址空间中的页称为实页。每个用户使用一个基址寄存器（在 CPU 内），通过用户号 U 可以直接找到与这个用户程序相对应的基址寄存器，从这个基址寄存器中读出页表起始地址。访问这个页表地址，把得到的主存页号p 与虚地址中的页内偏移直接拼接起来得到主存实地址。 地址映象：是将每个虚存单元按某种规则（算法）装入（定位于）实存，即建立多用户虚地址Ns 与实
10、存地址np 之间的对应关系。地址变换：是程序按照这种映象关系装入实存后，在执行时，多用户虚地址Ns 如何变换成对应的是地址np。页面争用（实页冲突）：发生两个以上的虚页想要进入主存中同一个页面位置的现象。 1.试推导并行主存的主存频宽与模体数、转移概率的关系表达式。 段式管理： 段为程序的逻辑单位 段表，本身也是段，常驻内存，也可以在辅存，需要时调入主存 段表结构： 段名、地址、装入位、段长、访问方式。 段表基址寄存器：指明段表的启始地址。地址映象方法：每个程序段都从0 地址开始编址，长度可长可短，可以在程序执行过程中动态改变程序段的长度。 地址变换方法： 由用户号找到基址寄存器 从基址寄存器
11、中读出段表的起始地址 把起始地址与多用户虚地址中段号相加得到段表地址 段分段与分页的主要区别 页是信息的物理单位，段是信息的逻辑单位； 页的大小固定，段的大小动态变化； 分页系统中的逻辑地址空间是一维的，分段系统中的是二维的。 分页系统中不易实现“共享”和“动态链接” ，分段则很容易 表中给出的起始地址与段内偏移D 相加就能得到主存实地址四、 论述 地址映像有三种方式？各自是什么并画图表示。【解】全相联映像；直接相联；组相联。全相联映像：主存中的任意一块都可以映象到Cache中的任意一块。冲突概率低；空间利用率高；地址变换复杂。直接相联：主存中一块只能映象到Cache的一个特定的块中。硬件简单
12、，冲突概率高，出现大量空闲块，很少使用。组相联地址映像：各组之间是直接映象，组内各块间是全相联映象。块的冲突概率比较低，块的利用率大幅度提高，块失效率明显降低。五、 计算 设某个程序包含5个虚页，实页数为3，其页地址流为4，5，3，2，5，1，3，2，2，5，1，3。试画出FIFO、LRU、OPT替换算法的时间状态图，写出各自的命中率。【解】453251322513FIFO444*2222222*22555*5*111111*33333*3*3*3*555HHHHH命中率5/12453251322513LRU444*222*3333*11555*555*2222*3333*111*1*555*
13、HH命中率2/12453251322513OPT444*2*22222*5*555555*1*11111133333*3*3333HHHHHH命中率6/12模拟试卷3一、 名词解释6. 系统结构: 指系统内部各组成要素之间的相互联系、相互作用的方式或秩序，即各要素在时间或空间上排列和组合的具体形式。7. MIMD: .多指令流多数据流它使用多个控制器来异步地控制多个处理器，从而实现空间上的并行性8. 资源重复：单机和多机系统中并行性发展的技术途径之一。9. 地址映像: 把虚拟地址空间映象到主存地址空间，具体地说，就是把用户用虚拟地址编写的程序按照某种规则装入到主存储器中，并建立多用户虚地址与主存实地址之间的对应关系。10. 数据流: 是指一组有顺序的、有起点和终点的字节集合，程序从键盘接收数据或向文件中写数据，以及在网络连接上进行数据的读写操作，都可以使用数据流来完成。二、 选择 11. Cache是介于CPU和( C )之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。A.寄存器B. DRAMC. 主存D. 硬盘12. 并行性开发的途径为时间重叠、资源重复和( C )等。A. 时间并行B. 资源分布
