《实时视频处理中的乒乓缓存控制器》由会员分享，可在线阅读，更多相关《实时视频处理中的乒乓缓存控制器（34页珍藏版）》请在金锄头文库上搜索。
1、摘要缓存技术本来是分布式计算环境中的重要技术。它可以改善系统的整体性能(如吞吐量、查询响应时间等)，在构建大规模视频服务系统时，可减少对磁盘的访问，提高系统性能。高速数据采集系统中，在存储设备的前端加一级缓存，可使低速存储设备无丢失地记录高速数据。不仅如此，现在比较高速CPU的性能参数时，一个重要的指标就是看其是否具有高速缓存。实时视频数据处理系统中，乒乓缓存结构是协调数据传输和处理速度的必要环节，其核心是乒乓缓存控制器。本文比较了FIFO、双口RAM和乒乓缓存结构3种数据缓冲电路的优缺点；讨论乒乓缓冲控制器的结构和原理；应用FPGA设计，给出逻辑仿真。实验结果表明：该设计可广泛应用于实时视频
2、数据的无缝缓冲和高速处理系统，提高系统效率。关键字:乒乓缓存控制器 实时视频处理 FPGA DSPAbstractCache technology was an important technique in distributed computing environment. It can improve the overall performance of the system ( such as throughput, query response time ), in the construction of large-scale video service systems, reduc
3、es disk access, improving the performance of the system. High speed data acquisition system, stored in the front end of a second level cache, the low speed memory device without loss record of high speed data. Not only that, now relatively high-speed CPU performance parameter, is an important indica
4、tor of whether a cache.Real time video data processing system, ping-pang buffer structure is the coordination of data transmission and processing speed necessary link, its core is the ping pong cache controller. This paper compares the FIFO, a dual port RAM and ping-pang buffer structure of 3 kinds
5、of data buffer circuit and disadvantages; discussion of ping-pang buffer controller structure and principle; application FPGA design, gives the logic simulation. The experimental results show that: the design can be widely applied in the real-time video data seamless buffering and high-speed process
6、ing system, improve the efficiency of the system.Key words:ping-pang cache structure;real-time video processing system;FPGA;DSP目录摘要IAbstractII第1章绪论11.1DSP简介11.2FPGA简介21.3毕业设计结构介绍4第2章实时视频处理42.1实时处理视频研究背景42.2色彩空间转换52.3实时图像和视频处理功能62.3.1实时视频处理中的难点72.3.2实时视频处理系统结构8第3章乒乓缓存控制器的设计与实现93.1常用数据缓存结构的优缺点比较93.1.1
7、双口RAM结构93.1.2FIFO结构93.1.3乒乓缓存结构103.2乒乓缓存结构的特点103.3SRAM103.3.1SRAM的规格103.3.2SRAM的基本特点113.3.3SRAM的主要用途113.3.4SRAM与SDRAM的比较113.4乒乓缓存结构在视频处理系统中的应用133.4.1视频处理系统的硬件结构133.4.2乒乓缓存结构的设计143.4.3乒乓缓存控制器接口143.5解码芯片SAA7113 的初始化与控制163.5.1SAA7113的基本原理与应用173.5.2SAA7113的寄存器简要介绍173.5.3SAA7113寄存器的配置方法183.5.4对SAA7113初始化
8、和控制18第4章仿真流程与结果194.1ModelSim介绍194.2仿真结果20第5章结 论23致谢24参考文献25附录1视频解码芯片SAA7113 的初始化程序段26第1章 绪论1.1 DSP简介数字信号处理（Digital Signal Processing）是一门以众多学科为理论基础又广泛应用于许多领域的新兴学科。数字信号处理就是对这样的数字信号进行分析、处理，它侧重于理论分析、算法确定及软件实现，如快速傅立叶变换（FFT）、卷积、数字滤波等。要实现这些算法，就需要特殊的硬件支持，故DSP（数字信号处理器）芯片应运而生。DSP（digital signal processor）是一种独
9、特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟新号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。 DSP微处理器（芯片）一般具有如下主要特点： （1）在一个指令周期内可完成一次乘法和一次加法； （2）程序和数据空间分开，可以同时访问指令和数据； （3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问； （
10、4）具有低开销或无开销循环及跳转的硬件支持； （5）快速的中断处理和硬件I/O支持； （6）具有在单周期内操作的多个硬件地址产生器； （7）可以并行执行多个操作； （8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。当然，与通用微处理器相比，DSP微处理器（芯片）的其他通用功能相对较弱些。DSP的优点：（1）对元件值的容限不敏感，受温度、环境等外部因素影响小； （2）容易实现集成； （3）可以分时复用，共享处理器； （4）方便调整处理器的系数实现自适应滤波； （5）可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等； （6）可用于频率非常低的信号。DSP的缺点：（1
11、）需要模数转换； （2）受采样频率的限制，处理频率范围有限； （3）数字系统由耗电的有源器件构成，没有无源设备可靠。 1.2 FPGA简介FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件
12、可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flipflop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。 FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的
13、错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。 CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果
14、是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。 CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。因此一个有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而其他部分继续正常运行。尽管FPGA和CPLD都是可编程ASIC器件，有很多共同特点，但由于CPLD和FPGA结构上的差异,具有各自的特点： （1）CPLD更适合完成
15、各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。 （2）CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。 （3）在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。 （4）FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。 （5）CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。 （6）CPLD的速度
