《计算机组成原理-第二版-各章复习重点》由会员分享，可在线阅读，更多相关《计算机组成原理-第二版-各章复习重点（255页珍藏版）》请在金锄头文库上搜索。
1、1 1计算机系统简介 由具有各类特殊功能的信息 程序 组成 1 计算机系统 计算机系统 计算机的实体 如主机 外设等 一 计算机的软硬件概念 二 计算机系统的层次结构 高级语言 虚拟机器M3 汇编语言 虚拟机器M2 机器语言 实际机器M1 微指令系统 微程序机器M0 1 1 用编译程序翻译成汇编语言程序 用汇编程序翻译成机器语言程序 用机器语言解释操作系统 用微指令解释机器指令 由硬件直接执行微指令 1 1 1 2计算机的基本组成 1 计算机由五大部件组成 3 指令和数据用二进制表示 4 指令由操作码和地址码组成 6 以运算器为中心 5 存储程序 一 冯 诺依曼计算机的特点 5 存储程序 算术
2、运算逻辑运算 存放数据和程序 将信息转换成机器能识别的形式 将结果转换成人们熟悉的形式 指挥程序运行 1 2 冯 诺依曼计算机硬件框图 ALU 主存辅存 CPU 主机 I O设备 硬件 CU 2 现代计算机硬件框图 1 2 存储体 大楼 存储单元存放一串二进制代码 存储字存储单元中二进制代码的组合 存储字长存储单元中二进制代码的位数 每个存储单元赋予一个地址号 按地址寻访 存储单元 存储元件 0 1 房间 床位 无人 有人 1 存储器的基本组成 1 2 2 计算机的工作过程 MAR MDR 1 2 存储器地址寄存器反映存储单元的个数 存储器数据寄存器反映存储字长 1 存储器的基本组成 2 运算
3、器的基本组成及操作过程 1 2 被加数 被减数 被除数 乘数 商 加数 减数 被乘数 除数 加法 减法 乘法 除法 和 差 余数 加法操作过程 1 2 1 2 减法操作过程 1 2 乘法操作过程 1 2 除法操作过程 取指令 分析指令 执行指令 PC IR CU 取指 执行 IR存放当前欲执行的指令 访存 访存 完成一条指令 1 2 3 控制器的基本组成 15 以取数指令为例 4 主机完成一条指令的过程 1 2 以存数指令为例 1 2 4 主机完成一条指令的过程 5 ax2 bx c程序的运行过程 将程序通过输入设备送至计算机 程序首地址 打印结果 分析指令 取指令 停机 启动程序运行 执行指
4、令 1 2 MAR M MDR IR PC CU OP IR Ad IR MAR M MDR ACC PC 1 3计算机硬件的主要技术指标 1 机器字长 CPU一次能处理数据的位数与CPU中的寄存器位数有关 221 256KB 3 存储容量 主存容量 辅存容量 存储单元个数 存储字长 字节数 字节数80GB 如MARMDR容量 108 1632 存放二进制信息的总位数 1 3 1K 8位 64K 32位 第 章系统总线 3 1总线的基本概念 3 2总线的分类 3 3总线特性及性能指标 3 4总线结构 3 5总线控制 3 1总线的基本概念 一 为什么要用总线 二 什么是总线 三 总线上信息的传送
5、 串行 并行 四 总线结构的计算机举例 1 面向CPU的双总线结构框图 中央处理器CPU 3 1 2 单总线结构框图 3 1 3 以存储器为中心的双总线结构框图 主存 3 1 3 2总线的分类 1 片内总线 2 系统总线 芯片内部的总线 双向与机器字长 存储字长有关 单向与存储地址 I O地址有关 有出有入 计算机各部件之间的信息传输线 存储器读 存储器写总线允许 中断确认 中断请求 总线请求 3 通信总线 串行通信总线 并行通信总线 传输方式 3 2 三 总线的性能指标 数据线的根数 每秒传输的最大字节数 MBps 同步 不同步 地址线与数据线复用 地址线 数据线和控制线的总和 负载能力 并
6、发 自动 仲裁 逻辑 计数 3 3 3 4总线结构 一 单总线结构 1 双总线结构 具有特殊功能的处理器 由通道对I O统一管理 二 多总线结构 3 4 2 三总线结构 3 4 3 三总线结构的又一形式 3 4 4 四总线结构 3 4 3 5总线控制 一 总线判优控制 总线判优控制 分布式 集中式 1 基本概念 链式查询 计数器定时查询 独立请求方式 二 总线通信控制 1 目的 2 总线传输周期 主模块申请 总线仲裁决定 主模块向从模块给出地址和命令 主模块和从模块交换数据 主模块撤消有关信息 解决通信双方协调配合问题 3 5 由统一时标控制数据传送 充分挖掘系统总线每个瞬间的潜力 3 总线通
7、信的四种方式 采用应答方式 没有公共时钟标准 同步 异步结合 3 5 1 同步式数据输入 3 5 2 同步式数据输出 3 5 不互锁 半互锁 全互锁 3 异步通信 3 5 4 半同步通信 3 5 同步 异步结合 以输入数据为例的半同步通信时序 T1主模块发地址 T2主模块发命令 T3从模块提供数据 T4从模块撤销数据 主模块撤销命令 3 5 3 5 上述三种通信的共同点 一个总线传输周期 以输入数据为例 主模块发地址 命令 从模块准备数据 从模块向主模块发数据 总线空闲 3 5 占用总线 不占用总线 占用总线 第 章存储器 4 1概述 4 2主存储器 4 3高速缓冲存储器 4 4辅助存储器 4
8、 1概述 一 存储器分类 1 按存储介质分类 1 半导体存储器 2 磁表面存储器 3 磁芯存储器 4 光盘存储器 易失 TTL MOS 磁头 载磁体 硬磁材料 环状元件 激光 磁光材料 1 存取时间与物理地址无关 随机访问 顺序存取存储器磁带 4 1 2 按存取方式分类 2 存取时间与物理地址有关 串行访问 随机存储器 只读存储器 直接存取存储器磁盘 在程序的执行过程中可读可写 在程序的执行过程中只读 磁盘 磁带 光盘 高速缓冲存储器 Cache FlashMemory 存储器 3 按在计算机中的作用分类 4 1 高 小 快 1 存储器三个主要特性的关系 二 存储器的层次结构 4 1 虚拟存储
9、器 虚地址 逻辑地址 实地址 物理地址 主存储器 4 1 速度 容量 4 2主存储器 一 概述 1 主存的基本组成 2 主存和CPU的联系 4 2 高位字节地址为字地址 低位字节地址为字地址 设地址线24根 按字节寻址 按字寻址 若字长为16位 按字寻址 若字长为32位 3 主存中存储单元地址的分配 4 2 224 16M 8M 4M 2 存储速度 4 主存的技术指标 1 存储容量 3 存储器的带宽 主存存放二进制代码的总位数 读出时间写入时间 存储器的访问时间 读周期写周期 位 秒 4 2 4 动态RAM刷新 刷新与行地址有关 死时间率 为128 4000 100 3 2 死区 为0 5 s
10、 128 64 s 4 2 以128 128矩阵为例 tC tM tR 无 死区 分散刷新 存取周期为1 s 存取周期为0 5 s 0 5 s 4 2 以128 128矩阵为例 分散刷新与集中刷新相结合 异步刷新 对于128 128的存储芯片 存取周期为0 5 s 将刷新安排在指令译码阶段 不会出现 死区 死区 为0 5 s 若每隔15 6 s刷新一行 每行每隔2ms刷新一次 4 2 3 动态RAM和静态RAM的比较 存储原理 集成度 芯片引脚 功耗 价格 速度 刷新 4 2 四 只读存储器 ROM 1 掩模ROM MROM 2 PROM 一次性编程 4 2 3 EPROM 多次性编程 4 E
11、EPROM 多次性编程 5 FlashMemory 闪速型存储器 用1K 4位存储芯片组成1K 8位的存储器 片 五 存储器与CPU的连接 1 存储器容量的扩展 4 2 2片 2 字扩展 增加存储字的数量 用1K 8位存储芯片组成2K 8位的存储器 4 2 片 2片 3 字 位扩展 用1K 4位存储芯片组成4K 8位的存储器 4 2 片 8片 2 存储器与CPU的连接 1 地址线的连接 2 数据线的连接 3 读 写命令线的连接 4 片选线的连接 5 合理选择存储芯片 6 其他时序 负载 4 2 例4 1解 1 写出对应的二进制地址码 2 确定芯片的数量及类型 A15A14A13A11A10 A
12、7 A4A3 A0 4 2 3 分配地址线 A10 A0接2K 8位ROM的地址线 A9 A0接1K 4位RAM的地址线 4 确定片选信号 4 2 例4 1CPU与存储器的连接图 4 2 1 写出对应的二进制地址码 2 确定芯片的数量及类型 3 分配地址线 4 确定片选信号 1片4K 8位ROM2片4K 8位RAM A11 A0接ROM和RAM的地址线 4 2 用138译码器及其他门电路 门电路自定 画出CPU和2764的连接图 要求地址为F0000H FFFFFH 并写出每片2764的地址范围 4 2 六 存储器的校验 编码的纠错 检错能力与编码的最小距离有关 L 编码的最小距离 D 检测错
13、误的位数 C 纠正错误的位数 汉明码是具有一位纠错能力的编码 4 2 1 编码的最小距离 任意两组合法代码之间二进制位数的最少差异 汉明码的组成需增添 位检测位 检测位的位置 检测位的取值 2k n k 1 检测位的取值与该位所在的检测 小组 中承担的奇偶校验任务有关 组成汉明码的三要素 4 2 2 汉明码的组成 各检测位Ci所承担的检测小组为 gi小组独占第2i 1位 gi和gj小组共同占第2i 1 2j 1位 gi gj和gl小组共同占第2i 1 2j 1 2l 1位 4 2 例4 4 求0101按 偶校验 配置的汉明码 解 n 4 根据2k n k 1 得k 3 汉明码排序如下 C1C2
14、C4 0 0101的汉明码为0100101 4 2 1 0 按配偶原则配置0011的汉明码 C1C2C4 100 解 n 4根据2k n k 1 取k 3 0011的汉明码为1000011 练习1 4 2 3 汉明码的纠错过程 形成新的检测位Pi 如增添3位 k 3 新的检测位为P4P2P1 以k 3为例 Pi的取值为 对于按 偶校验 配置的汉明码 不出错时P1 0 P2 0 P4 0 C1 C2 C4 其位数与增添的检测位有关 4 2 无错 有错 有错 P4P2P1 110 第6位出错 可纠正为0100101 故要求传送的信息为0101 纠错过程如下 例4 5 解 4 2 练习2 P4P2P
15、1 100 第4位错 可不纠 配奇的汉明码为0101011 4 2 七 提高访存速度的措施 采用高速器件 调整主存结构 1 单体多字系统 采用层次结构Cache 主存 增加存储器的带宽 4 2 2 多体并行系统 1 高位交叉 4 2 顺序编址 各个体并行工作 4 2 体号 1 高位交叉 4 2 2 低位交叉 各个体轮流编址 4 2 体号 2 低位交叉各个体轮流编址 3 存储器控制部件 简称存控 易发生代码丢失的请求源 优先级最高 严重影响CPU工作的请求源 给予次高优先级 4 2 4 3高速缓冲存储器 一 概述 1 问题的提出 避免CPU 空等 现象 CPU和主存 DRAM 的速度差异 容量小
16、速度高 容量大速度低 程序访问的局部性原理 2 Cache的工作原理 1 主存和缓存的编址 主存和缓存按块存储块的大小相同 B为块长 4 3 2 命中与未命中 M C 主存块调入缓存 主存块与缓存块建立了对应关系 用标记记录与某缓存块建立了对应关系的主存块号 主存块与缓存块未建立对应关系 主存块未调入缓存 4 3 3 Cache的命中率 CPU欲访问的信息在Cache中的比率 命中率与Cache的容量与块长有关 一般每块可取4 8个字 块长取一个存取周期内从主存调出的信息长度 CRAY 116体交叉块长取16个存储字 IBM370 1684体交叉块长取4个存储字 64位 4 256位 4 3 4 Cache 主存系统的效率 效率e与命中率有关 设Cache命中率为h 访问Cache的时间为tc 访问主存的时间为tm 4 3 3 Cache的基本结构 4 3 Cache替换机构 Cache存储体 主存Cache地址映射变换机构 由CPU完成 4 Cache的读写操作 读 4 3 Cache和主存的一致性 4 3 写直达法 Write through 写回法 Write back 写操作时
