《集成电路课程设计.doc》由会员分享，可在线阅读，更多相关《集成电路课程设计.doc（14页珍藏版）》请在金锄头文库上搜索。
1、集成电路原理及应用课程设计报告题 目 DDS芯片AD9850原理及应用授课教师 学生姓名 学 号 专 业 教学单位 完成时间 2011年7月1日摘要：介绍了美国A D公司采用先进的直接数字频率合成 ( DDS )技术推出的高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口， 并给出了接口电路图和部分源程序。同时给出了以AD9850为频率合成器，以AT89S52单片机为进程控制和任务调度核心来设计一个信号频率和幅度都能预置且频率稳定度高的函数信号发生器的设计方法 引 言随着“软件无线电”技术和数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的
2、技术直接数字合成器（Direct Digital Synthesizer。DDS）被广泛应用。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。美国AD公司推出的高集成度的采用先进的CMOS技术的直接频率合成器AD9850是DDS技术的典型产品之一。AD9850是高稳定度的直接数字频率合成器件，内部 数据输入寄存器、可编程DDS系统、高性能数/模转换器（DAC）及高速比较器，能实现全数字编程控制的频率合
3、成器和时钟发生器，如接上精密时钟源，AD9850可产生一个频谱纯净、频率和相位都可编程控制的正弦信号。AD9850中包含高速比较器，正弦波也可直接用作频率信号源，也可通过比较器转换成方波，作为时钟输出。本文主要介绍了高集成度频率合成器 A D9 8 5 0的工作原理、主要特点及其与 MCS51单片机的接口及应用设计。一 特 性：1） 最高125MHz的时钟频率；2） 片内集成高性能模数变换器（10位ADC）和高速比较器；3） 具有良好的动态性能：在40MHz输出时，DAC的抑制寄生动态范围 （SFDR）仍大于50dB；4） 供电模式可选：+5v或+3.3v单电源供电；5） 低功耗：+5v供电时
4、功耗为380mW，+3.3v供电时功耗为155mW；6） 体积小：28引脚的SSOP表面封装；7） 温度范围较宽：工业级工作温度-40-80；8） 掉电（Power-down）功能；二 应用 ： 1）频率/相敏捷正弦波合成； 2）时钟恢复电路和数字锁定通信； 3）数字控制的ADC编码发生器； 4）敏捷本地振荡器应用；三 基本描述是公司采用先进的技术，推出的高集成度DDS频率合成器，它内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。接上精密时钟源，可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。此正弦波可直接用作频率信号源或转换成方波
5、用作时钟输出。接口控制简单，可以用位并行口或串行口直接输入频率、相位等控制数据。32位频率控制字，在125时钟下，输出频率分辨率达0.029。先进的工艺使不仅性能指标一流，而且功耗少，在3.3供电时，功耗仅为155。扩展工业级温度范围为摄氏度，其封装是引脚的SSOP表面封装。AD9851内部方框图（如图1）. 采用位相位累加器，截断成位，输入正弦查询表，查询表输出截断成位，输入到。输出两个互补的模拟电流，接到滤波器上。调节满量程输出电流，需外接一个电阻，其调节关系是set（1.248Rest），满量程电流为。 图1 AD9850的系统功能框图 四AD9850的引脚功能描述AD9850是28脚S
6、OP表面封装，体积小，易用于便携仪器。其引脚排列如图2所示，功能如下：（1）D0-D7，控制字并行输入端，其 中 D7可作为串行输入；（2）DGND，数字地；（3）DVDD，为内部数字电路提供电源；（4）WCLK，控制字装入时钟；（5）FQUD，频率更新控制；（6）CLK，输入时钟；（7）AGND，模拟地；（8）AVDD，为内部模拟电路提供电源， 可与数字电源共用；（9）RSET，DAC外接电阻； （10）QOUT，QB，内部比较器输出端；（11）VINN，VINP，内部比较器输入端； 图2引脚排列图（12）DACBL，内部DAC外接参考电压端，可空；（13）IB，IOUT，DAC输出端；（1
7、4）RES，复位端。 五工作原理是公司采用先进的技术，高集成度频率合成器内部包括可编程系统、高性能及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器. 接上精密时钟源，可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。此正弦波可直接用作频率信号源或转换成方波用作时钟输出。图3为AD9850的组成框图。图3中虚线内是一个完整的可编程DDS系统，外层虚线内包含了AD9850的主要组成部分。图3 AD9850的组成框图基本参数计算公式由于相位累加器是N比特的模2加法器，正弦查询表ROM中存储一个周期的正弦波幅度量化数据，所以频率控制字M取最小值1时，每2N 个时钟周期输出一个周期的
8、正弦波。所以此时有 F0= fc2N （5-2-1）式中，F0为输出信号的频率；fc为时钟频率；N为累加器的位数。 更一般的情况，频率控制字是M时，每2NM个时钟周期输出一个周期的正弦波。所以此时有 fo =M fc2N （5-2-2） 式（5-2-2）为DDS系统最基本的公式之一。由此可以得出 输出信号的最小频率（分辨率） F0min= fc2N （5-2-3） 输出信号的最大频率 Fomax =Mmax fc2N （5-2-4） DAC每信号周期输出的最少点数 K=2N/ Mmax (5-2-5) AD9850 的输出频率表达式为 ： Fout = k fc/2 (5-2-6)式 中，k
9、为3 2 位的二进制值 ，可写成 ： K=A31231 + A30 230+A1 21 + A020 (5-2-7)其中A31，A30 ， ，A1 ，A0对 应于3 2 位码值( 0 或1 ) 。改变频率控制字K即可改变输出频率 。 1. 相位累加器AD9850内含可编程DDS系统和高速比较器能实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器，它由一个加法器和一个N位相位寄存器组成， N一般为 24 -32。每来一个外部参考时钟，相位寄存器便以步长 M递加。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦
10、波中0o 360o范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC以输出模拟量 。相位寄存器每过2NM 个外部参考时钟后返回到初始状态一次 ，相应地正弦查询表每经过一个循环也回到初始位置，从而使整个D DS系统输出一个正弦波。 输出的正弦波周期T0=TcM，频率fout =Mfc2N ，T c 、 fc分别为外部参考时钟的周期和频率。 2正弦查找表 AD9850采32位的相位累加器将信号截断成14位输入到正弦查询表，输出信号是通过把相位信息转换成正弦函数值实现的，因此，需要将相位信息映像成幅值，ROM LUT就用于完成这个转换过程，转换的方法是，把相位的数字信息
11、作为COS ROM LUT的地址。虽然，NCO 的累加器是32-bit，但其输出为12 bits，想通过使用完整的232查找表实现最大分辨率是不现实的，也是不必要的。查找表必须具有充分的分辨率，保证由DAC量化误差产生的输出波形中的直流误差在控制的范围内，这就需要查找表比10位DAC多两位。 查询表的输出再被截断成10位后输入到 DAC，DAC再输出两个互补的电流。3数模转换器 查询表的输出再被截断成10位后输入到 DAC，DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻R调节， 调节关系为Iset =32( 1.248VRSET), R的典型值是 3.9K。将DAC的输出经低
12、通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出，此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125 MHz的时钟下，32位的频率控制字可使AD9850的输出频率分辨率达0.0291H z ；并具有 5位相位控制位，而且允许相位按增量180o 、 90o 、 45o 22.5o、11.25o或 这些值的组合进行调整。4.结构原理图 AD9850主要由可编程DDS系统、高性能模数变换器（DAC）和高速比较器三部分构成，能实现全数字编程控制的频率合成
13、，并具有时钟产生功能，接上精密时钟源，9850可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。图2.31 AD9850原理图六 AD9850的控制字与控制时序 A D9850有加位控制字，32位用于频率控制，5位用于相位控制，1位用于电源休眠 ( Powe r down)控制，2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到A D9850，图4 是控制字并行输入的控制时序图，在并行装入方式中，通过8位总线DO D7将可数据输入到寄存器，在重复5次之后再在 F QUD上升沿把 40位数据从输入寄存器装入到频率相位数据寄存器 ( 更新 DDS输出频率和相位)，同时把地址指针复位到第一个输入寄存器。 接着在wC L K的上升沿装入8位数据，并把指针指向下一个输入寄存器， 连续 5 个W C L K上升沿后 ，W C L K的边沿就不再起作用，直到复位信号或F QUD上升沿把地址指针复位到第一个寄存器。在串行输入方式，WC L K上升沿把25引脚的一位数据串行移人，当移动 4 0位后，用一个 F Q uD脉冲即可更新输出频率和相位。图5是相应的控制字串行输入的控制时序图。AD985
