《《精编》第2章_PC系统及PC机接口基础》由会员分享，可在线阅读，更多相关《《精编》第2章_PC系统及PC机接口基础（48页珍藏版）》请在金锄头文库上搜索。
1、专题1存储系统 存储器及译码 1存储系统与半导体存储器的分类 1 1存储系统 计算机的存储器 外存储器 作用 用于存放当前运行的程序和数据 是主机一部分 特点 通常用半导体存储器作为内存储器 内存速度较高 CPU可直接读写 作用 用于存放暂时不用的程序和数据 特点 容量大 速度较低 CPU不能直接读写 内存储器 存储系统通过软 硬件结合 形成了内存 外存的存储层次 即存储系统 速度方面 内存比CPU大约慢一个数量级 存在速度匹配的瓶颈 在CPU和内存中间增加一层高速Cache 又构成了高速缓存 Cache 内存层次 要求Cache速度与CPU速度匹配或接近 完全由硬件来实现高速缓存 内存的地址
2、映像技术 高速缓存 Cache 内存层次解决提高存储速度问题 内存 外存存储层次解决了大容量和低成本的矛盾 内存一般用来存放当前活跃的程序和数据 目前主要采用半导体存储器 使用随机存取方式 外存用于存放当前不活跃的程序和数据 一般采用软盘 硬磁盘 光盘 优盘 cache用在CPU与内存之间 在交换信息时起缓冲作用 CacheCPU 内存储器 外存储器 2个层次三级体系 1 2半导体存储器的分类及特点 1 半导体存储器的分类 按器件原理分 有双极型 MOS型存储器 分类 新近推出闪速存储器 Flash 既具有RAM易读 写 体积小 集成度高 速度快等优点 又有ROM断电后信息不丢失等优点 按存取
3、方式分 有随机存取 RAM 和只读存储器 ROM 按存储原理分 有静态 SRAM 和动态 DRAM 1 2半导体存储器的分类及特点 2 半导体存储器的性能指标 性能指标 功耗 可靠性 容量 价格 集成度 存取速度从功能和接口电路角度 最重要是芯片的存取容量和速度 1 存储容量存储容量是指存储器存放二进制信息的总位数即 存储容量 存储单元数 单元的位数 芯片的容量通常采用比特 Bit 作为单位 如N 8 N 4 N 1这样的形式来表示芯片的容量 集成方式 计算机中一般以字节B Byte 为单位 如256KB 512KB等 大容量的存储器用MB GB TB为单位 2存储器层次结构及译码电路 2 1
4、存储器层次结构把不同存储容量 存取速度和价格的存储器按层次结构组成多层存储器 并通过管理软件和辅助硬件有机组合成统一的整体 使所存放的程序和数据按层次分布在各种存储器中 主要由高速缓冲存储器Cache 主存储器和辅助外存组成 2 1存储器层次结构 呈现金字塔形结构 越往上存储器件的速度越快 CPU的访问频度越高 同时价格也越高 系统拥有量越小 2 1存储器层次结构 寄存器位于塔顶端 数量有限 存取速度最快 向下依次是Cache 主存储器 辅助存储器 位于塔底的存储设备 其容量最大 每位价格最低 但速度最慢 2 1存储器层次结构 狭义三层 Cache 内存 外存 广义四层 加上CPU寄存器构成微
5、处理器四层存储体系 存储器的层次结构主要体现在缓存 主存和主存 辅存这两个存储层次上 2 2存储器片内译码 1 译码器的译码原理译码 解码 输入二进制代码 对应的控制信号 译码器 一个有多个输入和多个输出的组合电路 输入n与输出m关系2n m 2 2存储器片内译码 0 111 10 1 0 01 0 A1A0 01 111 111 1 2 2存储器片内译码 1 单译码方式 一维译码 2 双译码方式 二维译码 单译码特点 译码电路简单 同样的存储单元 需要较多的输入线 地址线分成两组 一组作为行地址译码选择 另一组作为列地址译码选择 这样构成一种二维地址译码方式 3随机存储器 RAM 3 1静态
6、存储器 SRAM 由两个增强型的NMOS反相器交叉耦合而成 4 特点 集成度低 功耗较大 速度快 稳定 无刷新电路 3 1静态存储器 1 型号介绍SRAM的不同规格 如2101 256 4位 2102 1K 1位 2114 1K 4位 4118 1K 8位 6116 2K 8位 已停产 很难买到 现在常用型号 6264 8K 8位 和62256 32K 8位 等 2 61166116是2KB静态存储器芯片 3 1静态存储器 6116真值表 3 2动态读写存储器 DRAM 1 动态读写原理 DRAM是利用电容存储电荷的原理来保存信息的 它将晶体管电容的充电状态和放电状态分别作为1和0 特点 集成
7、度高 功耗低 速度慢于SRAM 需要不断刷新 3 2动态读写存储器 DRAM 2 DRAM的刷新 刷新即对基本存储电路进行补充电荷就是每隔一定时间 一般2ms 对DRAM的所有单元进行读出 经读出放大器放大后再重新写入原电路中 以维持电容上的电荷 进而使所存信息保持不变 1 正常读 写存储器也是一次刷新 2 每隔2mS单独周期性刷新一次 结构上是采用按行刷新 其时间称为刷新周期 内部划分成小矩阵 这样所有的矩阵同时进行刷新 3 2动态读写存储器 DRAM 3 DRAM芯片举例 目前常用的有4164 64K 1Bit 41256 256K 1Bit 41464 64K 4Bit 和414256
8、256K 4Bit 等类型 1 DRAM4164的存储芯片结构 3 2动态读写存储器 DRAM 要点 1 数据线与芯片位数一致 一般为8位居多 2 控制线一般具有读 写 片选信号 3 地址线随芯片存储容量线性变化 1K单元 1024 21010根地址线2K 11根 4K 12根8K 13根但二次锁存地址的芯片有差别 5CPU与存储器的连接 5 1连接存储器的基本问题1 把握要领 紧扣三总线 CPU与存储器连接示意 AB地址总线与容量对应 均经锁存器与M全部对应相连接 DB数据总线根据4 8位不同 分别与高8位或低8位对应连接 5 1连接存储器的基本问题 2 综合考虑的因素1 CPU总线的带负载
9、能力可加驱动器或缓冲器 2 速度匹配与时序控制尽量选快速芯片 3 数据通路匹配存储器以字节为 16位或32位数据 放连续的几个内存单元中 称为 字节编址结构 奇 偶体 4 合理的内存分配分为ROM区和RAM区 单元的位数与其数据线数相对应 3 存储器的片选与地址分配 1 正确连接存储器的关键点合理分配存储空间 并正确译码 芯片的片选信号和字选控制 芯片单元与地址线数相对应 芯片选择 在芯片地址线位数的基础上扩展地址线 3 存储器的片选与地址分配 片内地址 由存储器芯片上地址线编码决定 扩展多芯片时解决2个问题 扩展线位数n与扩展芯片N的关系为2n N 2 地址线位数扩展及地址分配 3 存储器的
10、片选与地址分配 例如扩展4片4KB字节的存储器 则第3只芯片的地址 A11A0000000000000 B000H111111111111 BFFFH12位芯片内地址 同容量存储芯片的地址线扩展扩展的地址编码放在高位 芯片地址编码放在低位 最低最高 A15A14A13A12101110113位扩展地址 不同容量存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展 在差别位置插入无关位 3 存储器的片选与地址分配 例如扩展1片4K字节和1片8K字节存储器 A14A13A12A11A08KB芯片100000000000000 4000H 101111111111111 5FFFH 4KB芯片01
11、000000000000 2000H 01 111111111111 3FFFH 插入无关位的第二种方法 可扩展的地址线充足时 不同容量存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展 在差别位置插入无关位 3 存储器的片选与地址分配 例如扩展1片4K字节和1片8K字节存储器 A15A14A13A12A11A08KB芯片10 0000000000000 8000H A000H 10 1111111111111 9FFFH BFFFH 4KB芯片01 000000000000 4000H 6000H 01 111111111111 4FFFH 6FFFH 5 2存储器的译码方法 1 线选译码
12、法 方法 用某一扩展位直接作为片选信号 优点 无译码电路 线路简单 成本低 缺点 有地址重叠现象 浪费大量的存储空间 图6 24存储器线选译码电路图 5 2存储器的译码方法 1 线选译码法 方法 用某一扩展位直接作为片选信号 优点 无译码电路 线路简单 成本低 缺点 有地址重叠现象 浪费大量的存储空间 图6 24存储器线选译码电路图 A14A13A12在同一时刻只能有一位为0其中 A12 0选中片1 地址空间为6000H 6FFFH A15的无关 重叠区域之一为E000H EFFFH A13 0选中片2 地址空间为5000H 5FFFH A14 0选中片3 地址空间为3000H 3FFFH A
13、2A1A0Yi000001010011100101110111 5 2存储器的译码方法 74LS 138是常用的3 8译码器 图6 6 片选控制 译码逻辑 0 1 1 0 1 1 1 0 1 1 1 0 2 全译码法 常用译码器有双2 4译码器 3 8译码和4 16译码器等 5 2存储器的译码方法 2 全译码法 方法 低位地址线作片内字选 高位扩展线全部参加译码 缺点 需加译码电路 优点 无地址重叠现象 地址空间唯一性 6 25全译码法的存储器系统电路图 5 2存储器的译码方法 3 部分译码法 一部分空余地址线参加译码一部分用于线选连接 图6 26 片选方式的选择要根据系统复杂程度综合分析确定
14、 5 3存储器与CPU的连接 N 1位芯片 扩展N个字节 用8片并列成一组 1K 4位芯片 扩展1KB 要用2片并列成一组 2 位扩展 用多块存储器芯片重叠使用 并成一个字节或字长的存储体 主要是数据线按位排列 存放数据的某个对应位 并行连接到CPU的数据线上 组内每片的地址线 控制线并在一起 再与CPU的相应信号线连接 5 3存储器与CPU的连接 2 位扩展 读写片选控制线组内并联 组内各芯片地址线并联 数据线按位组分别连接DB 5 3存储器与CPU的连接 2 位扩展 扩展第二组 读写片选控制线组内并联 组内各芯片地址线并联 数据线按位组分别连接DB 5 3存储器与CPU的连接 3 字扩展
15、要领 各位组地址线 数据线 读写控制线横向延伸串联 片选线经译码器分别连接 组2 组1 组4 组3 扩展容量256B 4组 1KB 组内256 4位 2片 5 4CPU与存储器典型连接 1 设计地址译码电路 步骤 1 确定 扩展 地址线数 2 确定地址分配 3 画地址分配图和位图 4 画出地址译码电路图并连接 实用中 应尽可能选择大容量片 以简化电路和减少板卡面积 5 4CPU与存储器典型连接 例如27C64和62C64构成32KB的EPROM和32KB的SRAM 0000H 0FFFH 1 确定地址线数 64KB连续地址空间需要16根 5 4CPU与存储器典型连接 3 画出地址分配表和地址位
16、图 2 确定地址分配考虑地址连续 设计ROM占用前32KB 地址范围0 7FFFH RAM占用后32KB 地址范围8000 0FFFFH 5 4CPU与存储器典型连接 4 画出地址译码电路 问题 芯片内地址连续 但不适应分体结构 5 4CPU与存储器典型连接 3 画出分体结构地址分配表和地址位图 2 确定地址分配 练习1 一个容量为4K 8位的假想RAM存储芯片 应该有多少根地址引脚和多少根数据引脚 如果让你来设计 那么还需要哪些控制引脚 这些引脚分别起什么样的控制作用 练习2 什么是存储器连接的位扩充和地址扩充 要组成32KB的RAM存储区 在采用静态RAM芯片2114 1K 4位 或动态RAM芯片4116 16K 1位 的情况下 各需要多少芯片 在位方向和地址方向各需要进行什么样的扩充 画出连接示意图 练习3 存储芯片为什么要设置片选信号 它与系统地址总线有哪些连接方式 练习4 利用6264芯片 8K 8位 采用全译码方式 在8088系统的内存区域40000H 43FFFH扩充RAM区 请画出连接示意图 练习5 利用2716芯片 容量2K 8位 在首地址20000H处扩充一片容量为
