《《精编》项目脉冲电源控制器范本》由会员分享，可在线阅读，更多相关《《精编》项目脉冲电源控制器范本（16页珍藏版）》请在金锄头文库上搜索。
1、项目 脉冲电源控制器目录一项目目的及要求 1项目目的2 2技术要求 2二学习情境 ：基本功能板的实现与调试21基本功能板分析2 1.1芯片（电路）资料2 -74245 2 - 8253 3 -74374 4 - STC89C51 5 -MAX485 6 -6N163 71.2课题资料分析 8 2硬件设计8 2.1 19264A液晶显示屏 8 2.2 PCB图 10 3 软件设计- 程序 11 三. 总结（心得）15四. 参考文献 15一、项目目的及要求：1、 目的：熟悉单片机应用技术, 提高分析、解决工程问题的能力，学习设计并制简单的小型电子产品。2、要求：1）、实现脉冲信号脉宽/脉间可设定，
2、脉宽为1099us，脉间为脉宽的320；2）、实现脉冲信号幅值可设定（高压与低压）；3）、实现脉冲电流可设定，范围为0.57.5A；4）、实现电机（三相电机）转速可设定（8段速度）。二学习情境 ：基本功能板的实现与调试1、基本功能板分析（1）芯片（电路）资料:74245 双向总线发送器/接收器(3S) 简要说明: 245为三态输出的八组总线收发器,其主要电器特性的典型值如下: 型号tPLHtphlPD74LS2458ns8ns275mW引出端符号:AA总线端BB总线端/G三态允许端(低电平有效)DIR方向控制端逻辑图:双列直插封装8253芯片: 8253内部有三个计数器，分别成为计数器0、计数
3、器1和计数器2，他们的机构完全相同。每个计数器的输入和输出都决定于设置在控制寄存器中的控制字，互相之间工作完全独立。每个计数器通过三个引脚和外部联系，一个为时钟输入端CLK，一个为门控信号输入端GATE，另一个为输出端OUT。每个计数器内部有一个8位的控制寄存器，还有一个16位的计数初值寄存器CR、一个计数执行部件CE和一个输出锁存器OL。 执行部件实际上是一个16位的减法计数器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通过程序设置的。输出锁存器的值是通过程序设置的。输出锁存器OL用来锁存计数执行部件CE的内容，从而使CPU可以对此进行读操作。顺便提一下，CR、CE和OL都是16位寄
4、存器，但是也可以作8位寄存器来用。工作原理:8253具有3个独立的计数通道，采用减1计数方式。在门控信号有效时，每输入1个计数脉冲，通道作1次计数操作。当计数脉冲是已知周期的时钟信号时，计数就成为定时。 8253芯片有24条引脚，封装在双列直插式陶瓷管壳内。 1.数据总线缓冲器 数据总线缓冲器与系统总线连接，8位双向，与CPU交换信息的通道。这是8253与CPU之间的数据接口，它由8位双向三态缓冲存储器构成，是CPU与8253之间交换信息的必经之路。 2.读/写控制 读/写控制分别连接系统的IOR#和IOW#， 由CPU控制着访问8253的内部通道。接收CPU送入的读/写控制信号， 并完成对芯
5、片内部各功能部件的控制功能， 因此， 它实际上是8253芯片内部的控制器。A1A0：端口选择信号，由CPU输入。8253内部有3个独立的通道和一个控制字寄存器， 它们构成8253芯片的4个端口，CPU可对3个通道进行读/写操作3对控制字寄存器进行写操作。 这4个端口地址由最低2位地址码A1A0来选择。如表9.3.1所示。 3.通道选择 (1) CS#片选信号，由CPU输入，低电平有效，通常由端口地址的高位地址译码形成。 (2) RD#、WR#读/写控制命令，由CPU输入， 低电平有效。RD#效时，CPU读取由A1A0所选定的通道内计数器的内容。WR#有效时，CPU将计数值写入各个通道的计数器中
6、， 或者是将方式控制字写入控制字寄存器中。CPU对8253的读/写操作如表9.3.2所示。74374:八上升沿 D 触发器(3S,时钟输入有回环特性)374 的输出端 O0O7 可直接与总线相连。当三态允许控制端 OE 为低电平时， O0O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0O7 呈 高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当时钟端 CP 脉冲上升沿的作用下，O 随数据 D 而变。 由于 CP 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。引出端符号：D0D7OECPO0O7数据输入端三态允许控制端（低
7、电平有效时钟输入端输出端 外部管腿图 真值表 逻辑图极限值： 电源电压 7V输入电压： 54/74LS374 7V输出高阻态时高电平电压: 5.5V 工作环境温度: 54XXX -55125 74XXX 070存储温度: -65150STC89C51:管脚图STC89C51内部结构框图 管脚图MAX485 引脚功能： 应用电路：6N137光耦合器是一款用于单通道的高速光耦合器，其内部有一个850 nm波长AlGaAs LED和一个集成检测器组成，其检测器由一个光敏二极管、高增益线性运放及一个肖特基钳位的集电极开路的三极管组成。具有温度、电流和电压补偿功能，高的输入输出隔离，LSTTL/TTL兼
8、容，高速(典型为10MBd)，5mA的极小输入电流。6N137光耦合器的内部结构、管脚如图:特性：转换速率高达10MBit/s; 摆率高达10kV/us;扇出系数为8;逻辑电平输出;集电极开路输出;工作参数： 最大输入电流，低电平：250uA 最大输入电流，高电平：15mA 最大允许低电平电压(输出高)：0.8v 最大允许高电平电压：Vcc 最大电源电压、输出：5.5V 扇出(TTL负载)：8个(最多) 工作温度范围：-40C to +85C 典型应用：高速数字开关，马达控制系统和A/D转换等 6N137光耦合器的真值表输入使能输出HHLLHHHLHLLHHNCHLNCH（2）课题资料分析：2
9、硬件设计 （1）19264A液晶显示屏19264A是一种图形点阵液晶显示器,它主要由行驱动器/ 列驱动器及19264全点阵液晶显示器组成.可完成图形显示,也可以显示124个(1616点阵)汉字.主要技术参数和性能:1.电源:VDD:+5V2.显示内容:192(列)64(行)点3.全屏幕点阵4.七种指令5.与CPU接口采用8位数据总线并行输入输出和8条控制线.6.占空比1/647.工作温度: -0 +60 ,存储温度:-20 +70 外形尺寸表：ITEMNOMINAL DIMENUNIT模块体积1306511mm视域10439mm行列点阵数19264DOTS点距离0.5080.508mm点大小0
10、.4580.458mm模块主要硬件构成说明结构框图： IC4为行驱动器.IC1,IC2,IC3为列驱动器.IC1,IC2,IC3,IC4含有如下主要功能器件.了解如下器件有利于对LCD模块之编程. 1.指令寄存器(IR)IR是用来寄存指令码,与数据寄存器寄存数据相对应.当D/I=1 时,在E信号下降沿的作用下,指令码写 入IR.2.数据寄存器(DR) DR是用来寄存数据的,与指令寄存器寄存指令相对应.当D/I=1时,在E信号的下降沿作用下,图形显示数据写入DR,或在E信号高电平作用下由DR读到DB7DB0 数据总线.DR 和DDRAM之间的数据传输是模块内部自动执行的.3.忙标志:BF BF标
11、志提供内部工作情况.BF=1表示模块在进行内部操作,此时模块不接受外部指令和据.BF=0时,模块为准备状态,随时可接受外部指令和数据. 利用STATUS READ 指令,可以将BF读到DB7总线,从而检验模块之工作状态.4.显示控制触发器DFF 此触发器是用于模块屏幕显示开和关的控制。DFF=1为开显示（DISPLAY ON),DDRAM 的内容就显示在屏幕上，DFF=0为关显示（DISPLAY OFF)。 DFF 的状态是指令DISPLAY ON/OFF和RST信号控制的。5.XY地址计数器 XY地址计数器是一个9位计数器。高三位是X地址计数器，低6位为Y地址计数器，XY地址计数器实际上是作
12、为DDRAM的地址指针，X地址计数器为DDRAM的页指针，Y地址计数器为DDRAM的Y地址指针。 X地址计数器是没有记数功能的，只能用指令设置。 Y地址计数器具有循环记数功能，各显示数据写入后，Y地址自动加1，Y地址指针从0到63。6.显示数据RAM(DDRAM) DDRAM是存贮图形显示数据的。数据为1表示显示选择，数据为0表示显示非选择。DDRAM与地址和显示位置的关系见DDRAM地址表（见第4页）。7.Z地址计数器 Z地址计数器是一个6位计数器，此计数器具备循环记数功能，它是用于显示行扫描同步。当一行扫描完成，此地址计数器自动加1，指向下一行扫描数据，RST复位后Z地址计数器为0。 Z地址计数器可以用指令DISPL
