第7章 触发器与时序逻辑电路(10)

《第7章 触发器与时序逻辑电路(10)》由会员分享，可在线阅读，更多相关《第7章 触发器与时序逻辑电路(10)（101页珍藏版）》请在金锄头文库上搜索。

1、1 第7章触发器和时序逻辑电路 电子技术 数字电路部分 2 内容 触发器flip flop 双稳态触发器 符号 逻辑状态表 触发方式 波形分析由555定时器组成的单稳态触发器由555定时器组成的无稳态触发器时序逻辑电路 寄存器 计数器 组合逻辑电路和时序逻辑电路 组合逻辑电路 输出变量状态完全由当时的输入变量的组合状态来决定 而与电路的原来状态无关 即 不具有记忆功能 时序逻辑电路 输出变量状态不仅由当时的输入变量的组合状态有关 而且还与电路的原来状态有关 即 具有记忆功能 3 触发器输出状态 0 1 输出状态不只与现时的输入有关 还与原来的输出状态有关 触发器是有记忆功能的逻辑部件 双稳态触

2、发器 按逻辑功能分类 R S触发器 D型触发器 JK触发器 T型触发器等 按稳定状态分类 双稳态触发器 单稳态触发器 无稳态触发器 4 双稳态触发器bistableflip flop 双稳态触发器 有两个稳定状态 从一个稳定状态翻转为另一个稳定状态必须靠脉冲信号触发 脉冲信号消失后稳定状态一直保持下去 开关 5 单稳态触发器monostableflip flop 单稳态触发器 在触发信号未加之前 触发器处于稳定状态 经信号触发后 触发器翻转 但新的状态只能暂时保持 暂稳状态 经过一定时间 由电路参数决定 后自动翻转到原来的稳定状态 所以只有一个稳定状态 故名 单稳态触发器 单稳态触发器简称单稳

3、 按钮 6 无稳态触发器astableflip flop 无稳态触发器 无稳定状态 同时也不需要外加触发脉冲 就能输出一定频率的矩形脉冲 自激振荡 因矩形脉冲含有丰富的的谐波 故也称 多谐振荡器 钟摆 7 7 1双稳态触发器7 1 1RS触发器RSflip flop R S触发器1 基本RS触发器2 可控RS触发器JK触发器D型触发器T型触发器 7 1 1RS触发器RSflip flop 1 基本RS触发器2 钟控RS触发器 8 反馈 G2 基本RS触发器 2 真值表 已知其逻辑结构图 分析其逻辑功能 1 逻辑表达式 分析 几种情况 8种 哪8种 SetDirectly 直接置1 低电平有效

4、ResetDirectly 直接置0 低电平有效 逻辑结构图 9 原状态 0 1 1 1 0 1 1 0 置0置1输入无效 输出保持原状态 G2 G1 现状态 原状态 1 0 1 1 1 0 0 1 G2 G1 现状态 10 原状态 1 1 0 0 1 0 1 0 现状态 G1 G2 原状态 0 1 1 1 1 0 1 0 G2 G1 现状态 置0输入有效 输出保持原状态 11 原状态 1 0 1 0 1 0 1 1 G2 G1 现状态 原状态 0 0 1 1 0 1 0 1 G2 G1 现状态 置1输入有效 输出保持原状态 12 输入 0 0时 输出全是1 但当RD SD 0同时变为1时 翻

5、转快的门输出变为0 另一个不得翻转 G2 G1 置0置1输入同时有效 输出状态无法确定 此种输入组合应禁止 13 图形符号 无触发信号 基本RS触发器的功能表 触发方式 14 R S为输入控制端 2 钟控RS触发器 时钟信号 直接置0 直接置1 可控RS触发器的功能表 逻辑结构图 逻辑表达式 15 直接置0 直接置1 G1 G4 G3 G2 可控RS触发器的功能表 逻辑结构图 逻辑表达式 16 0 触发器保持原态 G1 G4 G3 G2 CP 0时 可控RS触发器的功能表 逻辑表达式 逻辑结构图 17 1 G1 G4 G3 G2 CP 1时 可控RS触发器的功能表 逻辑表达式 逻辑结构图 18

6、 可控RS触发器的功能表 可控RS触发器的功能表 可控RS简化的功能表 逻辑符号 触发方式 高电平触发 19 钟控RS触发器波形分析 高电平 低电平 触发方式 1 触发器输出什么状态由CP脉冲前沿 后沿 对应的R和S决定 2 触发器输出相应状态的时间也在CP脉冲前沿 后沿 到来之时 3 在CP脉冲有效 CP 1 CP 0 期间 若输入信号发生变化 输出状态也会发生相应变化 存在空翻问题 例 已知高电平触发方式可控RS触发器CP R S波形 画出的输出波形 CP R S Q 使输出全为1 CP撤去后状态不定 20 R2 S2 C F从 JK触发器有两个输入控制端J K 它的功能最完善 1 7 1

7、 2JK触发器JKflip flop F主和F从结构同RS触发器 21 1 0 F主打开 F从关闭 输出反馈到F主 主从分时翻转 K J 22 1 F主输出传送到F从 0 F主关闭 F从打开 0 Q的上个状态引导下一个状态的变化 K J 23 由此可见 主从触发器一个CP只能翻转一次 翻转时刻描述 前沿处 输出交叉反馈到F主 后沿处 输出传递到F从翻转完成 CP 24 JK触发器的功能 被封锁 保持原态 J K 0 R1 S1 C F主 K J 1 0 0 25 J K 1 R1 S1 C F主 K J 1 1 0 1 0 1 0 1 0 JK触发器的功能 1 0 26 J K 1 R1 S1

8、 C F主 K J 1 0 1 0 1 0 1 0 1 JK触发器的功能 0 1 27 Qn 0时 Qn 1 1 J 1 K 0Qn 0 R1 S1 C F主 1 JK触发器的功能 Qn 1 1 28 Qn 1时 F主被封保持原态 Qn 1 1 R1 S1 C F主 K J 1 JK触发器的功能 J 1 K 0Qn 1 Qn 1 1 29 Qn 1 0 同样原理 分析可得 J 0 K 1 R2 S2 C F从 R1 S1 C F主 1 JK触发器的功能 Qn 1 0 30 JK触发器功能表 JK触发器逻辑符号 触发方式 教材中称 下降沿触发方式 后沿主从触发 多输入JK触发器P230 31 J

9、K触发器波形分析 后沿 前沿 主从触发方式 1 触发器输出什么状态 由CP脉冲前沿 后沿 对应的J和K决定 2 触发器输出相应状态的时间 却在CP脉冲后沿 前沿 到来之时 3 在CP脉冲有效 CP 1 CP 0 期间 若输入信号发生变化 输出状态 CP K J Q 时序图 例 已知后沿主从触发方式JK触发器CP J K波形 画出的输出波形 32 功能表 逻辑符号 7 1 3D触发器Dflip flop 教材中称 维持阻塞型触发方式 触发方式 上升沿触发 边沿触发方式 为了免除CP 1期间输入控制电平不许改变的限制 可采用边沿触发方式 其特点是 触发器只在时钟跳转时发生翻转 而在CP 1或CP

10、0期间 输入端的任何变化都不影响输出 如果翻转发生在上升沿就叫 上升沿触发 或 正边沿触发 如果翻转发生在下降沿就叫 下降沿触发 或 负边缘触发 下面以边缘触发的D触发器为例讲解 33 1 c d被锁 c d输出为1 0 0 0 D 1Qn 0 CP 0 34 1 c 1 d 1反馈到a b的输入 a b输出为0 1 0 0 0 D 1Qn 0 CP 0 35 c d开启 使c 1 d 0 1 1 Q翻转为1 CP正沿到达时 D 1Qn 0 36 d 0将c封锁 并使b 1 维持d 0 1 因此以后CP 1期间D的变化不影响输出 0 0 1 CP正沿过后 其它情况下的翻转 请大家自己分析 37

11、 功能表 D触发器Dflip flop 逻辑符号 下降沿触发 上升沿触发 1 触发器输出什么状态 由CP脉冲上升沿 下降沿 对应的D决定 D触发器波形分析 2 触发器输出相应状态的时间 也在CP脉冲上升沿 下降沿 到来之时 3 在CP脉冲有效 CP 1 CP 0 期间 即使输入信号发生变化 输出状态也不会再变化 上升沿 下降沿 触发方式 CP D Q 例子 画出上升沿触发方式D触发器的输出波形 38 JK触发器转换成D触发器 C Q K J CP 触发方式 后沿主从触发 波形分析如何分析 不同类型触发器之间可以相互转换 例1 双输入D触发器P233 39 7 1 4T触发器 功能表 逻辑符号

12、时序图 CP Q T JK触发器转换成T触发器 例2 触发方式 后沿主从触发 例子 后沿主从触发方式T触发器波形分析 T 触发器 将T触发器中的T端接高电平 使T 1 则变为T 触发器 具有计数功能 所以T 触发器又称为计数触发器P234不同触发器转换为T 触发器 40 触发器的触发方式同样逻辑功能的触发器可以有不同的触发方式 按逻辑功能分 R S触发器 D型触发器 JK触发器 T型触发器等按触发方式分 电平触发方式 主从触发方式 边沿触发方式 触发方式 研究翻转时刻与时钟脉冲间的关系 例子 3种不同触发方式的D触发器 高电平触发方式 后沿主从触发方式 上升沿触发方式 空翻 翻转 无翻转 41

13、 例 四人抢答电路 四人参加比赛 每人一个按钮 其中一人按下按钮后 相应的指示灯亮 并且 其它按钮按下时不起作用 电路的核心是74LS175四D触发器 它的内部包含了四个D触发器 各输入 输出以字头相区别 管脚图见下页 应用举例 四人抢答电路 42 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D 时钟 清零 USC 公用清零 公用时钟 74LS175管脚图 43 5V D1 D2 D3 D4 CLR CP CP 赛前先清零 输出为零发光管不亮 44 D1 D2 D3 D4 CLR CP 5V CP 反相端都为1 1 45 D1 D2 D3 D4 CLR CP CP 5V 若有一按钮被按

14、下 比如第一个钮 0 0 这时其它按钮被按下也没反应 46 7 2寄存器register 数码寄存器 只供暂时存储数码 然后根据需要取出数码 移位寄存器 不仅能存储数码 而且具有移位的功能 这是进行算术运算所必须的 寄存器功能分析 送数 怎么送数 存数什么情况才能存数 怎么存 可以存多久 取数 怎么取数 寄存器是数字系统常用的逻辑部件 它用来存放数码或指令等 它由触发器和门电路组成 一个触发器只能存放一位二进制数 存放n位二进制时 要n个触发器 47 清零 寄存指令 并行输出方式 Q Q Q Q 状态保持不变 7 2 1数码寄存器digitalregister 48 A0 A3 待存数据 Q0

15、 Q3 输出数据 工作过程 接收脉冲到达后 将待存数据送至各D触发器 上升沿触发 取数脉冲加入后将所存数据送出 四位数码寄存器 清零指令 四位数码寄存器 49 所谓 移位 就是将寄存器所存各位数据 在每个移位脉冲的作用下 向左或向右移动一位 根据移位方向 常把它分成左移寄存器 右移寄存器和双向移位寄存器三种 7 2 2移位寄存器shiftregister 1移位方式 2输入输出方式 两个问题 串行输入 串行输出串行输入 并行输出并行输入 串行输出并行输入 并行输出 串入串出串入并出并入串出并入并出 3种 4种 50 串入 串出 串入 并出 并入 串出 并入 并出 四种输入输出方式 51 寄存数

16、码 D 1011 1 Q 1011 1 0 1 1 J K F3 数据依次向左移动 称左移寄存器 输入方式为串行输入 Q Q Q 四位串入 串出 并出左移移位寄存器 数码输入 移位脉冲 CP 52 再输入四个移位脉冲 1011由高位至低位依次从Q3端输出 串行输出方式 53 左移串入串出寄存器波形图 1 1 1 1 1 1 0 待存数据 1011存入寄存器 从Q3取出 54 数据预置 A3A2A1A0 1011 存数脉冲有效期间 存数Q3Q2Q1Q0 1011 D0 0 D1 Q0 D2 Q1 D3 Q2 兰颜色的电路 输入及保存数据过程 1011 0110 0110 1100 1100 1000 1000 0000 0000 0000 0000 0000 取数过程 保存数据 Q3Q2Q1Q0 1011 四位并入 串入 串出的左移寄存器 55 取数过程时序图 设初态Q3Q2Q1Q0 1011 取数过程 56 四位串入串出左移寄存器 四位串入串出右移寄存器 四位串入串出双向移位寄存器 设置一个控制端S 当S 0时左移 当S 1时右移即可 L即需左移的输入数据 R即需右移的输入数据 57