数字钟时钟电路图 毕业论文1.doc

《数字钟时钟电路图 毕业论文1.doc》由会员分享，可在线阅读，更多相关《数字钟时钟电路图 毕业论文1.doc（31页珍藏版）》请在金锄头文库上搜索。

1、数数 字字 钟钟 电电 路路 目录 前言 4 1 设计目的 6 2 设计功能要求 6 3 电路设计 11111111111111111111111111111111111111111111 6 3 1 设计方案 6 3 2 单元电路的设计 7 3 2 1 主体电路部分 7 3 2 1 1 振荡电路 8 3 2 1 2 计数电路 12 3 2 1 3 校时电路 17 3 2 1 4 译码与显示电路 19 3 2 2 扩展功功能电路的设计 21 3 2 2 1 定时控制电路 21 3 2 2 2 仿广播电台正点报时电路 23 3 2 2 3 自动报整点时数电路 24 3 2 2 4 触摸报整点时数

2、电路 26 4 调试 27 4 1 主体电路部分 27 4 2 扩展电路部分 29 5 总结 31 致 谢 32 参考文献 33 附录 34 1 设计目的 设计一种多功能数字钟 该数字钟具有基本功能和扩展功能两部分 其中 基 本功能部分的有准确计时 以数字形式显示时 分 秒的时间和校时功能 扩展功 能部分则具有 定时控制 仿广播电台正点报时 自动报整点时数和触摸报正点的 功能 数字钟的电路也是由主体电路和扩展电路两部分构成 在电路中 基本功能 部分由主体电路实现 而扩展功能部电路实现 这两部分都有一个共同特点就是它 们都要用到振荡电路提供的 1Hz 脉冲信号 在计时出现误差时电路还可以进行校时

3、 和校分 为了使电路简单所设计的电路不具备校秒的功能 并且要用数码管显示时 分 秒 各位均为两位显示 扩展部分要有相应的响应电路 分则由扩展 2 设计功能要求 基本功能 1 时的计时要求为 12 翻 1 分和秒的计时要求为 60 进制 2 准确计时 以数字形式显示时 分 秒的时间 3 校正时间 扩展功能 1 定时控制 2 仿广播电台报时功能 3 自动报整点时数 4 触摸报整点时数 3 电路设计 3 1 设计方案 根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图 框图如图 1 所示 时显示器分显示器秒显示器 时译码器分译码器秒译码器 时计数器分计数器秒计数器 校时电路 振荡器分频器 整

4、点报时 触摸报时 仿电台报 定时控制 主体电路扩展电路 图 1 由图 1 可知 电路的工作原理是 多功能数字钟电路由主体电路和扩展电路两 大部分组成 其中主体电路完成数字钟的基本功能 扩展电路完成数字钟的扩展功 能 振荡器产生的高脉冲信号作为数字钟的振源 再经分频器输出标准秒脉冲 秒 计数器计满 60 后向分计数器个位进位 分计数器计满 60 后向小时计数器个位进位 并且小时计数器按照 12 翻 1 的规律计数 计数器的输出经译码器送显示器 计 时出现误差时电路进行校时 校分 校秒 扩展电路必须在主体电路正常运行的情 况下才能进行扩展功能 3 2 单元电路的设计 数字电子钟的设计方法很多种 例

5、如 可用中小规模集成电路组成电子钟 也 可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟 还可 以利用单片机来实现电子钟等 在本次设计 电路是由许多单元电路组成的 因此首先必须对各个单元电路 进行设计 3 2 1 主体电路部分 主体电路部分的电路主要由振荡电路 计数电路 显示电路以及校时电路四大部 分组成 下面将对各部分电路进行设计 3 2 1 1 振荡电路 振荡电路由振荡器和分频器产生 1Hz 时钟脉冲和扩展部分所需的频率 下面对 振荡器和分频器两部分进行介绍 1 振荡器 数字电路中的时钟是由振荡器产生的 振荡器是数字钟的核心 振荡器的稳定 度及频率的精度决定了数字钟计时的

6、准确程度 一般来说 振荡器的频率越高 计 时精度越高 它利用某种反馈方式产生时钟信号 对数字电路来说 振荡器的输出 的幅度范围为 0v 5v 的方波信号而不是锯齿波 三角波或其他形式 典型的振荡 器是弛豫振荡器 它通过一个 RC 网络将反相器的输出反馈回来并存在一定的工作 延迟时间 基本的电路如图 2 所示 12 A 7404 12 A 7404 R2 R1 C 图 2 在上述电路中 RI C 网络由第一个反相器驱动 具有 RC 特性曲线的响应信号 被反馈给反相器的输入 当电容上的电压达到施密特触发器输入反相器的门限电压 的时候 反相器的状态发生改变 并输出一个新的电压值 这个输出电压经过一定

7、 的延迟时间再次通过 RI C 反馈回来 直到电容电压再次达到门限电压为止 用施密特触发器输入器件 如 74HC04 但是由于电容的参考电压在每个临界 点都要发生变化 所以施密特触发器不是必需的 由于电容与输出相连 每次状态 改变时 电容的充电电压会超过 5V 从这一点来说 输出电压会改变电容的充电电 压 直到电容两端的电压变为 74HC04 的门限电压 2 5V 为止 振荡器输出状态 的改变发生在电容上的电压达到 2 5V 时 弛豫振荡器对许多低成本而精度要求又不高的场所非常适合 但是并不推荐在 任何有精度要求的实际应用电路采用它 如果想要获得高的精度 就应该在振荡电路中使用石英晶体作振源

8、在数字钟 的设计与制作中应采用石英晶体振荡器 因为石英晶体具有压电效应 是一个压电 器件 当交流电压加在晶体两端 晶体先随电压变化产生对应的变化 然后机械振 动又使晶体表面产生交变电荷 当晶体几何尺寸和结构一定时 它本生有一个固定 的机械频率 当外加交流电压的频率等于晶体的固有频率时 晶体片的机械振动最 大 晶体表面电荷量最多 外电路的交流电流最强 于是产生振荡 因此将石英晶 体按一定方位切割成片 两边傅以电极 焊上引线 再用金属或玻璃外壳封装即构 成石英晶体 石英晶体的固有频率十分稳定 另外石英晶体的振动具有多谐性 除 了基频振动外 还有奇次谐次泛音振动 对于石英晶体 既可利用基频振动 也可

9、 利用泛音振动 前者称为基频晶体 后者称为泛音晶体 晶片厚度与振动频率成反 比 工作频率越高 要求晶片厚度越薄 将石英晶体作为高 Q 值谐振回路元件接入 反馈电路中 就组成了晶体振荡器 在设计中所用的振荡器的电路图如图 3 所示 该电路能产生 1MHz 的方波脉冲振荡信号 12 A 7404 12 A 7404 12 A7404 1K 0 01uF 5 25pF1MHZ 图 3 2 分频器 分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部 分所需的频率 在此电路中 分频器的功能主要有两个 一是产生标准脉冲信号 二是功能扩展电路所需的信号 如仿电台用的 1KHz 的高频信号和

10、 500Hz 的低频信 号等 在此电路中作为分频器的元件是 CD4518 CD4518 可以组成二分频电路和十分频电路 用 CD4518 组成二分频的电路如图 4 用 CD4518 组成十分频的电路如图 5 在本次设计中所用的分频器的电路图如图 6 电路经过十分频后将晶振来的 1MHz 的振荡脉冲变为 1Hz 的脉冲信号 该信号作 为计数器的计数脉冲使用 4Q 1Q Cr CP EN 4Q Cr CP 输入 输 出 输入 输入 输 出 清零 图 4 图 5 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4

11、Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 1MHZ 图 6 上表 CD4518 的功能表 振荡器和分频器两部分构成振荡电路 它的电路图如图 7 所示 根据图 7 可知电路的工作原理是 石英晶体振荡器

12、提供的频率为 1MHz CD4518 组成十分频电路 并且一个 CD4518 可以组成两个十分频电路即 CD4518 的引脚 2 与引脚 6 组成一个十分频电路而引脚 10 与引脚 14 组成另一个十分频电路 晶振的 输出接入第一块 CD4518 的输入引脚 2 经过一次十分频 频率变为 100KHz 输出 引脚 6 接入同一块 CD4518 的引脚 10 经第二次分频 频率变为 10KHz 输出引脚接 人第二块 CD4518 的输入引脚 2 再经一次分频 频率变为 1KHz 这样经过六次分频 最后可以得到 1Hz 的频率 输入输出 CKCREN 上升沿LH加计数 L L上升沿加计数 下降沿L

13、X XL上升沿 上升沿LL HL下降沿 保 持 XLX全为 L 12 A 7404 12 A 7404 12 A7404 1K 0 01uF 5 25pF1MHZ CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK 1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 CK

14、1 EN 2 CLR 7 Q0 3 Q1 4 Q2 5 Q3 6 A 4518 100KHZ 10KHZ 1KHZ 100HZ 10HZ 1HZ 图 7 3 2 1 2 计数电路 计数器是一种计算输入脉冲的时序逻辑网络 被计数的输入信号就是时序网络 的时钟脉冲 它不仅可以计数而且还可以用来完成其他特定的逻辑功能 如测量 定时控制 数字运算等等 数字钟的计数电路是用两个六十进制计数电路和 12 翻 1 计数电路实现的 数字钟的计数电路的设计可以用反馈清零法 当计数器正常计数时 反馈门不起作 用 只有当进位脉冲到来时 反馈信号将计数电路清零 实现相应模的循环计数 以六十进制为例 当计数器从 00

15、01 02 59 计数时 反馈门不起作用 只有当第 60 个秒脉冲到来时 反馈信号随即将计数电路清零 实现模为 60 的循环 计数 下面将分别介绍 60 进制计数器和 12 翻 1 小时计数器 一 60 进制计数器 电路如图 8 所示 R0 1 6 R0 2 7 CKA 14 QA 12 CKB 1 QB 11 QC 9 QD 8 74LS92 2 R0 1 2 R0 2 3 R9 1 6 R9 2 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90 5 GND GND 5V 5V 图 8 电路中 74LS92 作为十位计数器 在电路中采用六进制计数 74L

16、S90 作为个 位计数器在电路中采用十进制计数 当 74LS90 的 14 脚接振荡电路的输出脉冲 1Hz 时 74LS90 开始工作 它计时到 10 时向十位计数器 74LS92 进位 下面对电路中所 用的主要元件及功能介绍 十进制计数器 74LS90 74LS90 是二 五 十进制计数器 它有两个时钟输入端 CKA 和 CKB 其中 CKA 和0Q组成一位二进制计数器 CKB 和321Q Q Q组成五进制计数器 若将0Q与 CKB 相连接 时钟脉冲从ACP输入 则构成了 8421BCD 码十进制计数器 74LS90 有两个 清零端 R0 1 R0 2 两个置 9 端 R9 1 和 R9 2 其 BCD 码十进制计数时序 如表 1 二 五混合进制计数时序如表 2 74LS90 的管脚图如图 9 R0 1 2 R0 2 3 R9 1 6 R9 2 7 CKA 14 QA 12 CKB 1 QB 9 QC 8 QD 11 74LS90 图 9 表 1 BCD 码十进制计数时序 表 2 二 五混合进制计数时序 异步计数器 74LS92 所谓异步计数器是指计数器内各触发器的时钟信号不是来自于