《《电子技术基础》第五版(数字部分)高教版课后答案.doc》由会员分享，可在线阅读，更多相关《《电子技术基础》第五版(数字部分)高教版课后答案.doc（114页珍藏版）》请在金锄头文库上搜索。
1、11 数字电路与数字信号第一章 数字逻辑习题1.1.2 图形代表的二进制数010110100MSBLSB 0 1 211 12（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2 数制41.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 2（2）127 （4）2.718解：（2）（127）D=27-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（
2、2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码1.4.1 将下列十进制数转换为 8421BCD 码：（1）43 （3）254.25 解：（43）D=（01000011）BCD 1.4.3 试用十六进制写书下列字符繁荣 ASC码的表示：P28 （1）+ （2） （3）you (4)43解：首先查出每个字符所对应的二进制表示的 ASC码，然后将二进制码转换为十六进制数表示。（1）“+”的 ASC码为 0101011，则（00101011）B=（2B）H （2）的 ASC码为 1000000,(01000000)B=(40)H(3)you 的 ASC码为本 1
3、111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43 的 ASC码为 0110100,0110011,对应的十六紧张数分别为 34,33 1.6 逻辑函数及其表示方法 解: (a)为与非， (b)为同或非，即异或 第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3) A B= AB + AB （AB）=AB+AB 解：真值表如下 A B A BABAB A BAB +AB 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 = A(1+ BC ) + ACD +CDE= A
4、+ ACD +CDE= A +CD+CDE= A +CD + E 2.1.4 用代数法化简下列各式 (3) ABC B +C)= A B+ A B+(A + B)(A + B)1 = B + AB + AB= AB + B= A + B= AB(9) ABC D + ABD + BC D + ABCBD + BC解： ABC D + ABD + BC D + ABCBD + BC=+ +=B( A +C+ D)L = D( A +C)2(3) ( L = A + B)(C + D) 2.2.2 已知函数 L（A，B，C，D）的卡诺图如图所示，试写出函数 L 的最简与或表达式 解： L( A,
5、B, C, D) = BC D + BCD +BC D + ABD2.2.3 用卡诺图化简下列个式 （1） ABCD + ABCD + AB + AD + ABC3 解： ABCD + ABCD + AB + AD + ABC= ABCD + ABCD + AB C +CD +D+ AD B + B C +C+ ABC D + D)()()()()(= ABCD + ABCD + ABC D + ABCD + ABC D + ABC D + ABC D（6） L( A, B, C, D) = m解： (0, 2, 4, 6, 9,13)+ d(1, 3, 5, 7,11,15)L = A +D
6、 （7） L( A, B, C, D) = m解: (0,13,14,15)+ d(1, 2, 3, 9,10,11) L = AD + AC + AB4 2.2.4 已知逻辑函数 L = AB + BC +CA ，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示 解:1由逻辑函数写出真值表 A 0 0 0 0 1 1 1 1 2由真值表画出卡诺图 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 1 1 1 1 1 1 0 3由卡诺图,得逻辑表达式 L = AB + BC + AC用摩根定理将与或化为与非表达式 L = AB + BC + AC = AB BC
7、 AC4由已知函数的与非-与非表达式画出逻辑图 5 第三章习题3.1 MOS 逻辑门电路3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数，试选择一 种最合适工作在高噪声环境下的门电路。表题3.1.1 逻辑门电路的技术参数表逻辑门 A 逻辑门 B 逻辑门 C VOH(min) / V2.4 3.5 4.2 VOL(max)/V 0.4 0.2 0.2 VIH (min) / V 2 2.5 3.2 VIL(max) /V 0.8 0.6 0.8 表题tpLH3.1./ 3 ns逻辑门电路的技术参数tpHL / ns 表 PD / mW逻辑门 A 1 1.2 16逻辑门 B逻辑门
8、C51061081解:延时-功耗积为传输延长时间与功耗的乘积,即DP= tpdPD根据上式可以计算出各逻辑门的延时-功耗分别为DPA = tPLH +tPHLPD = + ns(1 1.2)*16mw=17.6* 1012 J=17.6PJ -16802-16802同理得出: DPB =44PJ DPC =10PJ,逻辑门的 DP 值愈小,表明它的特性愈好,所以逻辑门 C 的性能最好. 3.1.5 为什么说74HC 系列 CMOS 与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑 0: (1)输入端接地; (2)输入端接低于 1.5V 的电源; (3)输入端接同类与非门的输出低电压
9、0.1V; (4)输入端接10k的电阻到地. 解:对于 74HC 系列 CMOS 门电路来说,输出和输入低电平的标准电压值为: VOL =0.1V, VIL =1.5V,因此有: (1) Vi =0 VIL =1.5V,属于逻辑门 0 (2) Vi 1.5V=VIL ,属于逻辑门 0 (3) Vi 0.1VIL =1.5V,属于逻辑门 0 3.1Vi 0.01V IL3.1.7 求图题 3.1.7 所示电路的输出逻辑表达式. 解:图解 3.1.7 所示电路中 L1= AB ,L2= BC ,L3= D ,L4 实现与功能,即 L4=L1 L2 L3,而L= L4 E ,所以输出逻辑表达式为 L
10、= AB BC D E3.1.9 图题 3.1.9 表示三态门作总线传输的示意图，图中 n 个三态门的输出接到数据传输总线，D1，D2，Dn为数据输入端，CS1，CS2CSn为片选信号输入端.试问: (1) CS 信号如何进行控制,以便数据D1,D2, Dn通过该总线进行正常传输; (2)CS 信号能否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果所有 CS 信号均无效,总线处在什么状态? -724解: (1)根据图解 3.1.9 可知,片选信号 CS1，CS2CSn为高电平有效,当 CSi=1 时第 i 个三态门被选中,其输入数据 被送到数据传输总线上,根据数据传输的速度,分时地给 CS1，CS2CSn 端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上. (2)CS 信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为 0 又为1. (3)如果所有 CS 信号均无效,总线处于高阻状态. 3.1.12 试分析 3.1.12 所示的 CMOS 电路，说明它们的逻辑功能 （A）
