计算机组成原理 第三章 系统总线ppt课件

《计算机组成原理 第三章 系统总线ppt课件》由会员分享，可在线阅读，更多相关《计算机组成原理 第三章 系统总线ppt课件（46页珍藏版）》请在金锄头文库上搜索。

1、 第 章系统总线 3 1总线的基本概念3 2总线的分类3 3总线特性及性能指标3 4总线结构3 5总线控制 教学内容 重点 有关总线的基本概念如何克服总线的瓶颈如何对总线进行管理 包括判优控制和通信控制难点 总线的通信控制 既要解决通信双方如何获知传输的开始和结束 又要使通信双方按规定的协议互相协调来完成通信任务 3 1总线的基本概念 一 为什么要用总线 二 什么是总线 三 总线上信息的传送 串行 并行 随着计算机的发展 应用领域的不断扩大 I O设备的种类和数量也越来越多 人们希望随时增添或减撤设备 用分散连接简直是一筹莫展 由此出现了总线连接 注意 某一个时刻 只允许一个部件向总线发送信息

2、 而多个部件可以同时从总线上接收相同的信息 四 总线结构的计算机举例 P42 1 面向CPU的双总线结构框图 中央处理器CPU 特点 便于增减外设 但I O设备与主存交换信息时仍要占用CPU 影响CPU工作效率 2 单总线结构框图 特点 I O设备与主存交换信息时 原则上不影响CPU的工作 CPU仍可继续处理不访问主存或I O设备的操作 CPU效率有所提高 但某一时刻各部件都要占用总线时 就会冲突 要设总线判优逻辑 影响整机的速度 3 以存储器为中心的双总线结构框图 主存 现代计算机大多数采用此总线结构 特点 保留了I O设备与存储器交换信息时不经过CPU特点 因为增加了快速的存储总线 提高了

3、传输效率 减轻了系统总线的负担 一 按数据传送方式并行传输总线 串行传输总线二 按总线使用范围划分计算机 包括外设 总线 测控总线 网络通信总线等三 按连接部件不同划分 3 2总线的分类 1 片内总线 2 系统总线 芯片内部的总线 双向与机器字长 存储字长有关 单向与存储地址 I O地址有关 有出有入 计算机各部件之间的信息传输线 存储器读 存储器写总线允许 中断确认 中断请求 总线请求 CPU芯片内部 Register Register R ALU CPU 主存 I O设备之间 板级总线或板间总线 3 通信总线 串行通信总线 并行通信总线 传输方式 注意 由低位向高位逐位传送 特点 串行 远

4、距离 代价低 或借助电话网 并行 近距离 30m 代价高 3 3总线特性及性能指标 一 总线物理实现 由许多导线直接印刷在电路板上 延伸到各个部件 二 总线特性 尺寸 形状 管脚数及排列顺序 传输方向和有效的电平范围 每根传输线的功能 信号的时序关系 地址数据控制 确保电气上正确连接 保证机械上可靠连接 保证正确连接不同部件 三 总线的性能指标 P46 数据线的根数 每秒传输的最大字节数 MBps 总线上的数据与时钟是同步 还是不同步 一条信息线上分时传送两种信息 如 地址线与数据线复用 地址线 数据线和控制线三种总线数的总和 负载能力 并发 自动 仲裁 逻辑 计数 P47表3 1几种流行的微

5、型计算机总线性能 总线带宽 又称总线的数据传输速率 单位时间内总线上传输数据的位数 通常以每秒传输信息的字节数来衡量 单位 MBps 兆字节每秒 例 总线工作频率为33MHz 总线宽度32位则总线带宽为33 32 8 132MBps 1 33M 32 8B 1s xx 132MBps ISAEISAVESA LV BUS PCIAGPRS 232USB 总线标准 四 总线标准 为了使系统设计简化 模块生产批量化 确保其性能稳定 质量可靠 实现可移化 便于维护等 人们开始研究如何使总线建立标准 在总线的统一标准下 完成系统设计 模块制作 这样 系统 模块 设备与总线之间不适应 不通用及不匹配的问

6、题就迎刃而解了 通用接口 按总线标准设计的接口 总线标准 国标上公布或推荐的互联的各个模块的标准 各种不同模块组成的计算机系统时必须遵守的规范 总线标准可视为系统与各模块 模块与模块之间的一个互连的标准界面 几种流行的总线标准 支持即插即用 注意 总线标准英文单词全称拼写 PCIExpress PCIExpress是新一代的总线接口 早在2001年的春季 英特尔公司就提出了要用新一代的技术取代PCI总线和多种芯片的内部连接 并称之为第三代I O总线技术 在2001年底 包括Intel AMD DELL IBM在内的20多家业界主导公司开始起草新技术的规范 并在2002年完成 对其正式命名为PC

7、IExpress 它采用了目前业内流行的点对点串行连接 比起PCI以及更早期的计算机总线的共享并行架构 每个设备都有自己的专用连接 不需要向整个总线请求带宽 而且可以把数据传输率提高到一个很高的频率 达到PCI所不能提供的高带宽 PCIExpress插槽 黄和绿色 3 4总线结构 P52 一 单总线结构 1 双总线结构 具有特殊功能的处理器 由通道对I O统一管理 二 多总线结构 特点 CPU把一部分功能下放给通道 另外 将速度较低的I O设备从单总线上分离出来 2 三总线结构 注意 任何时刻只能使用一种总线 主存总线与DMA总线不能同时对主存进行存取 I O总线只有在CPU执行I O指令时才

8、能用到 3 三总线结构的另一种形式 4 四总线结构 1 传统微型机总线结构 三 总线结构举例 2 VL BUS局部总线结构 3 PCI总线结构 4 多层PCI总线结构 3 5总线控制 P57 一 总线判优控制 总线判优控制 分布式 集中式 1 基本概念 链式查询 计数器定时查询 独立请求方式 由于总线上连接着多个部件 什么时候由哪个部件发送信息 如何给信息传送定时 如何防止信息丢失 如何避免多个部件同时发送 如何规定接收信息的部件等一系列问题都需要由总线控制器统一管理 它主要包括判优控制和通信控制 2 链式查询方式 I O接口1 特点 离总线控制部件最近的设备具有最高的优先级 只需很少几根线

9、3根 就按一定优先次序实现总线控制 且易扩充设备 但对电路敏感 且优先级低的设备可能很难获得请求 3 计数器定时查询方式 I O接口1 设备地址 特点 当某个请求占用总线的设备地址与计数值一致时 便获得总线使用权 此时终止计数查询 特点 优先次序可以改变 可由程序设置初始的计数值 电路故障不如链式查询方式敏感 但增加的控制线 设备地址线 控制较复杂 log2n根 4 独立请求方式 特点 响应速度快 优先次序控制灵活 通过程序改变 但控制线数量多 2n根 总线控制复杂 二 总线通信控制 1 目的 2 总线传输周期 总线周期 完成一次总线操作的时间 主模块申请 总线仲裁决定 主模块向从模块给出地址

10、和命令 主模块和从模块交换数据 主模块撤消有关信息 解决通信双方如何获知传输开始和结束 如何协调配合问题 由统一时标控制数据传送 充分挖掘系统总线每个瞬间的潜力 3 总线通信的四种方式 采用应答方式 没有公共时钟标准 同步 异步结合 1 同步式数据输入 外设 CPU传输数据 同步式数据输出 CPU传输数据 外设 同步通信的优 缺点 优点 规定明确 统一 模块间的配合简单一致 缺点 主 从模块时间配合属于强制性 同步 必须按最慢的部件来设置公共时钟 严重影响了总线的工作效率 设计带来局限性 缺乏灵活性 P61 例3 1假设总线的时钟频率为100MHz 总线的传输周期为4个时钟周期 总线的宽度为3

11、2位 试求总线的数据传输率 若想提高一倍数据传输率 可采取什么措施 解 1 根据总线时钟频率为100MHz 得1个时钟周期为1 100MHz 0 01 s总线传输周期为0 01 s 4 0 04 s由于总线的宽度为32位 4B 字节 故总线的数据传输率为4B 0 04 s 100MBps 1 100M 4 32 8 s xx 100MBps 2 若想提高一倍数据传输率 可以在不改变总线时钟频率的前提下 使数据线宽度改为64位 也可以仍保持数据宽度为32位 但使总线的时钟频率增加到200MHz 不互锁 半互锁 全互锁 2 异步通信 异步通信中的相关概念 异步通信 可用于并行或串行传送 异步并行

12、使用 Ready 和 Strobe 联络信号 异步串行 没有同步时钟 也不需要在数据传送过程中传送同步信号 为了确认被传送的字符 约定字符格式为 1个起始位 低电平 5 8个数据位 1个奇偶校验位 1或1 5或2个终止位 高电平 传送时起始位后面紧跟要传送字符的最低位 每个字符结束是一个高电平的终止位 起始位至终止位构成1帧 两帧之间的间隔可以是任意长度的 异步串行通信的数据传输速率用波特率来衡量 波特率 单位时间内传送二进制数据的位数 用bps 位 秒 表示 记作波特 P62例3 2在异步串行传输系统中 假设每秒传输120个数据帧 其字符格式规定包含1个起始位 7个数据位 1个奇校验位 1个

13、终止位 试计算波特率 解 根据题目给出的字符格式 一帧包含1 7 1 1 10位故波特率为 1 7 1 1 120 1200bps 1200波特 例3 3画图说明用异步串行传输方式发送8位二进制数据 十六进制表示为95H 要求字符格式为 1位起始位 8位数据位 1位偶校验位 1位终止位 解 异步串行传送在起始位之后传输的是数据位的最低位 95H的最低位D0 1 而且数据位的最高位 95H的最高位D7 1 传输之后传输校验位 最后是终止位 数据95H的偶校验位为0 其波形图如P63图3 20所示 例3 4在异步串行传输系统中 若字符格式为 1位起始位 8位数据位 1位奇校验位 1位终止位 假设波

14、特率为1200bps 求这时的比特率 解 根据题目给出的字符格式 有效数据位为8位 而传送一个字符需 1 8 1 1 11位 故比特率为 1200 8 11 872 72bps 单位时间内传送有效数据的位数即是比特率 单位用bps表示 3 半同步通信 同步 异步结合 以输入数据为例的半同步通信时序 T1主模块发地址 T2主模块发命令 T3从模块提供数据 T4从模块撤销数据 主模块撤销命令 半同步通信 同步 异步结合 时序图 上述三种通信的共同点 一个总线传输周期 以输入数据为例 主模块发地址 命令 从模块准备数据 从模块向主模块发数据 总线空闲 占用总线 不占用总线 占用总线 4 分离式通信 充分挖掘系统总线每个瞬间的潜力 一个总线传输周期 子周期1 子周期2 1 各模块有权申请占用总线 分离式通信特点 充分提高了总线的有效占用 2 采用同步方式通信 不等对方回答 3 各模块准备数据时 不占用总线 4 总线被占用时 无空闲