《万年历EDA实验报告》由会员分享，可在线阅读，更多相关《万年历EDA实验报告（8页珍藏版）》请在金锄头文库上搜索。
1、 日期：2011年5月10号 实验题目：数字万年历实验要求：1、 能实现年月日和时分秒的计时功能，按键可以控制模式切换，并且可以再数码管上显示。2、 能实现判断闰年功能，调时功能。实验原理：首先实验分为三个模块，第一个模块是计时模块，第二个模块是调时和切换模块，第三个是数码管显示模块显示年月日时秒分控制模块T1、T2、T3，显示控件k顶层原理图：其中年历的计数部分是由不同进制的计数器构成的，秒分是有60进制，时24进制，由于每个月都有不同的天数构成，所以这里需要进行对月份进行判断，然后确定天数，总共分为4种不同的情况，用ab所代表的二进制的数值来代替不同的月份，然后每月被赋予不同的天数，闰年先
2、判断一下，月份是12进制。具体进制数波形图仿真如下：60进制计数器：24进制计数器：使能en高电平有效，当clrn为0时清零，cout为进位，每次到达60或24时CQ1和CQ2都会变为0，并且cout输出为1。.天计数器：从波形图中可以看出ab=0时，代表31天，ab=1，代表30天，ab=2时，代表28天，ab=3时，代表29天。月计数器：不同的月份对应各自的ab的值，并且闰年和平年的2月天数不同所以要判断是否是闰年，然后ab作为输出连接到天的计数器上面，来显示不同的天数。年计数器：由于判断是否闰年，所以每隔四年输出一个闰年这样就可以来控制2月的天数。调时模块的核心VHDL代码：port(k
3、ey1,t1,t2,t3:in std_logic; ty,tm,td,th,tf,ts:out std_logic);end tiaoshi;architecture one of tiaoshi isbeginprocess(key1)begin if key1=0 then ty=0;tm=0;td=0; th=t1;tf=t2;ts=t3; -k=0时，显示、调节时分秒 else ty=t1;tm=t2;td=t3; -k=1时，显示、调节年月日 th=0;tf=0;ts=0; end if; end process;end one;控制模块的主要VHDL代码：entity kong
4、isport(n1,n2,y1,y2,t1,t2,h1,h2,f1,f2,s1,s2:in std_logic_vector(3 downto 0); k:in std_logic; hn1,hn2,fy1,fy2,st1,st2:out std_logic_vector(3 downto 0);end kong;architecture one of kong isbegin process(k,s1,s2,f1,f2,h1,h2,t1,t2,y1,y2,n1,n2) begin if k=0 then-显示时分秒 st1=s1;st2=s2;fy1=f1;fy2=f2;hn1=h1;hn2
5、=h2; else -显示年月日 st1=t1;st2=t2;fy1=y1;fy2=y2;hn1=n1;hn2=n2; end if; end process;end one;仿真结果： 符合实验要求参数设置：gridsize ：100ns Clk：时钟信号 clrn为清零端，低电平有效，en：使能端高电平有效。管脚分配：实验总结：本实验用到了2选1多路选择器和分频器，主要功能是便于调节时间，从顶层原理可以看出每个计数器都与一个选择器相连，而且选择器的输入一端连接分频器的输出时钟信号，输入的另一端则与低位的进位端相连，选择器输出端连接计数器的时钟信号端，在调控端，通过key键，来输出时分秒还是
6、年月日，同时也控制着时间的调节选择，key键同时与控制电路的k端相连接，而控制电路控制着输出模式，时分秒是一组，年月日是一组。当key=0时，输出时分秒，同时T1，T2，T3控制着时分秒的时钟频率；当key=1时，输出年月日，同时T1，T2，T3控制着年月日的时钟频率。本实验做得更精细一点儿就是每个计数器的清零端都分别用一个键来控制，这样就可以更加方便调节时间。实验在试验箱中进行验证，能够正确显示。本实验还有不足之处，就是只能显示0到100年的时间，不能显示更长的时间，改进的地方就是显示更加长的时间如千年，而且数目管也能充分利用，同时相应的判断闰年的程序也要改进，能够判断整百年，控制模块要改进，由于时分秒用6位数码管，而年月日要用到8位数码管，所以再切换模式的时候能够正确显示时间。实验心得：通过本次试验使我能够对EDA技术更加了解，由于实验用到了计数器、分频器等使我又温习了前面学习的知识。同时也加深对于元件例化的方法了解，在做一些比较复杂的实验的时候可以分步进行，先从简单的开始做起，我首先就是将时分秒的电路和年月日的电路，显示电路分别做好，并且通过实验验证无误后，在进行控制模块的编辑，控制模块分为对时间的调节电路和选择输出部分，当这些全都做好之后，实验也就基本完成。通过不同模块进行连接使之成为要得到的复杂电路，这样实验就可以成功。
