《（电子行业企业管理）电子技术课程设计——数字钟》由会员分享，可在线阅读，更多相关《（电子行业企业管理）电子技术课程设计——数字钟（26页珍藏版）》请在金锄头文库上搜索。
1、电子技术课程设计 数字钟 学院：华科学院 专业、班级：电气062201H 姓名：范晓晶 学号：200622050104 指导教师：柴婷婷 2008年12月目 录一、设计任务与要求2二、总体框图2三、选择器件5四、功能模块16五、总体设计电路21六、设计体会24一、设计要求及任务数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和
2、十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的 制作进一步了解中小规模集成电路。设计指示：1、 时间以12小时为一个周期；2、 显示时、分、秒；3、 具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；4、 计时过程具有报时功能，当时间到达正点前10秒进行蜂鸣报时；5、 用555多振荡器提供表针时间基准信号。设计要求：1、 画出电路原理图（或仿真电路图）2、 元器件及参数选择；3、 电路仿真；4、 接线及调试。二、总体框图1.数字钟组成电路的总体框图如下图所示：时显示器分显示器秒显示器12进制计数
3、器60进制计数器60进制计数器整点报时校时电路振 荡 器图一、总体框图2.设计思路及模块功能 根据设计任务和要求，对照数字钟的总体框图，可以分以下几部分进行模块化设计。1. 秒脉冲发生器秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本实验可采用555定时器组成的多谐振荡器发出秒脉冲即1Hz脉冲。电路图如下图所示。图二、秒脉冲发生器2. 计数译码显示 秒、分、时分别为60、60和12进制计数器。秒、分均为六十进制，即显示0059，它们的个位为十进制，十位为六进制。时为十二进制计数器，显示为0011，个位仍为十进制，而十位为二进制，但当十进位计到1，而个位计到2时清零，就为十
4、二进制了。 所有计数器的显示均采用DCD-HEX译码显示器。3. 校正电路在刚刚开机接通电源时，由于时、分为任意值，所以，需进行调整。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由秒脉冲输入。4. 整点报时电路当时计数器在每次计到整点时，需要报时，这可采用译码电路来解决，即当分为59时，且秒计数到50时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时，时间持续十秒。三、选择器件实验所用器件如下：表一 实验所用器件序号器件功能器件数174LS160可预置BCD异步清零十进制加法计数器6片274LS04反相器4片374LS002输入端四与非门1片474LS082输入端四与门1片5
5、555用于构成多谐振荡器1片7三极管8099放大驱动1个8扬声器1/4W,8鸣叫报时1个9电容（0.172 uF）用于构成多谐振荡器1个10电容（0.01uF）1个11电阻（1.4K）2个12电阻（100）1个13电位器(4.7K)用于构成连续脉冲电路1个14电阻(200)1个15单刀双掷开关用于校正电路4个16数字电子技术实验箱搭接硬件调试结果1个17直流稳压电源各一个各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图及逻辑功能分别如下： 1.74LS04仔细观察一下三极管组成的开关电路即可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关
6、系，它实际上就是一个非门。（亦称反向器）。在一些实用的反向器电路中，为了保证在输入低电平时三极管可靠地截止，常在三极管的基极连接一个电阻R和一个负电源VEE。由于接入了电阻R2和负电源VEE,即使输入的低电平信号稍大于零，也能使三极管的基极为负电位，从而使三极管能可靠地截止，输出为高电平。当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于深度饱和的基极电流。 所用芯片74LS04是一个有六个反相器的芯片，其逻辑框图如下图所示：图三、芯片74LS04管脚图逻辑功能表如下图：表二 74LS04 逻辑功能表 逻辑函数
7、式Y= A逻辑功能描述如下：当输入端为低电平0时，输出端为高电平1；当输入端为低电平1时，输出端为高电平0；即输出端的电平与输入端的电平总是相反的。2.74LS0074系列与非门的电线电缆与三极管组成的TTL反相器的典型电路的区别在于输入端改成了夺发射极三极管。多发射极三极管的基区和集电区是共用的，而在P区的基区上制作了两个（或多个）高掺杂的N型区，形成了两个互相独立的发射极。我们可以把多发射极三极管看作两个发射极独立而基极和集电极分别并联在一起的三极管多发射极三极管可实现与运算。所用芯片74LS00，其逻辑框图如下图所示： 图四、芯片74LS00逻辑框图逻辑符号图： 图五、芯片74LS00逻
8、辑符号逻辑功能表如下图： 表三 74LS00 逻辑功能表逻辑函数式Y=AB 逻辑功能描述如下： 其中A、B为输入端，Y为输出端。当输入端A=0，B=0时，输出端Y为高电平，即Y=1； 当输入端A=0，B=1时，输出端Y为高电平，即Y=1； 当输入端A=1，B=0时，输出端Y为高电平，即Y=1； 当输入端A=1，B=1时，输出端Y为低电平，即Y=0； 即两个输入端A、B的输入电平只要有一个是低电平0，输出端Y就为高电平1；只有A、B两个输入端的电平同时为1时，输出端Y才为低电平0。3.555图六、555芯片内部结构图六为国产双极型定时器CB555内部电路结构原理图。它是由比较器C1和C2，基本R
9、S触发器和集电极开路的放电三极管TD三部分组成。 其中VH是比较器C1的输入端，v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压，则VR1=VCO,VR2=1/2VCO. RD是置零输入端。只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响。正常工作时必须使RD处于高电平。图中的数码18为器件引脚的编号。555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。555集成定时器由五个部
10、分组成：1、 基本RS触发器：由两个“与非”门组成2、 比较器：C1、C2是两个电压比较器3、 分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。4、 晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。其逻辑框图如下： 图七、逻辑框图逻辑符号如下： 图八、555逻辑符号逻辑功能表如下图：表四 555逻辑功能表输 入输 出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T00导通 11截止10导通1不变不变逻辑功能描述如下：555定时器的主要功能取决于比
11、较器，比较器的输出控制RS触发器和放电管T的状态。图中RD为复位输入端，当RD为低电平时，不管其他输入端的状态如何，输出v0为低电平。因此在正常工作时，应将其接高电平。由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VCC。当vI12/3VCC，vI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0,放电三极管T导通，输出端vO为低电平。 当vI12/3VCC，vI21/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器被置1,放电三极管T截止，输出端vO为高电平。当vI11/3VCC时，基本RS触发器R =1、S
12、=1,触发器状态不变，电路亦保持原状态不变。综合上述分析，可得555定时器功能表如表10.11.1所示。如果在电压控制端（5脚）施加一个外加电压（其值在0-VCC之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。 4.74LS16074LS160为十进制同步加法计数器逻辑框图如图： 逻辑符号如图： 图十、74LS160逻辑符号图九、74LS160逻辑框图逻辑功能表如下：表五、74LS160逻辑功能CPEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当
