ZVS 全桥调试指南AN1262 Intersil

《ZVS 全桥调试指南AN1262 Intersil》由会员分享，可在线阅读，更多相关《ZVS 全桥调试指南AN1262 Intersil（18页珍藏版）》请在金锄头文库上搜索。

1、 针对 ISL6752 ISL6753 ZVS 全桥控制器的设计针对 ISL6752 ISL6753 ZVS 全桥控制器的设计 应用笔记 2006 年 8 月 15 日 AN1262 0 前言 前言 ZVS 零电压开关 全桥拓扑已经出现多年 并且已成为业界主流 这种结构的主要缺点就 是需要一个附加的特定波形发生器来生成正确的栅极驱动信号 使用英特矽尔半导体 Intersil 公司的 ISL6752 和 ISL6753 等器件 就可以克服上述缺点 使用这些器件 不 仅可以使设计人员简化 ZVS 全桥控制器的设计 还可以带来额外的好处 适用范围 适用范围 本文提供了在使用 ISL6752 和 IS

2、L6753 等器件设计 ZVS 全桥结构时的一些有用信息和技巧 这些技巧包括设置谐振时间和同步整流器时序 更多有用信息 请参阅应用笔记 AN1002 和 AN1246 谐振时间和能量 谐振时间和能量 对 ZVS 全桥结构进行的关键操作之一就是基于谐振时间要求来设置打开下管的延时 这个操 作可以通过调节该 IC 上的 RESDEL 管脚上的电压来实现 在初始时刻 在变换器上电之前 将RESDEL管脚上的电压设置为1 8V 这样就在上管关断与下管打开之间设置了较大的延时 推荐在这个过程中 暂时禁用同步整流器 禁用的方法 参见第三页的 同步整流器 一节 上述调整步骤完成后 缓慢增加 ZVS 全桥的供

3、电电压 保持负载处于最小的电流状态 同时 监测上管的栅 源压降和对角位置的下 MOSFET 的栅 源 漏 源压降 图 1 给出了 ZVS 全 桥上的电压波形 Upper MOSFET 上管 Lower MOSFET 下管 Lower MOSFET D S voltage 下管 D S 压降 Resonant Delay 谐振延时 Resonant Cycle 谐振周波 On 开 Off 关 Time 时间 图 1 谐振延时和转换 图 1 谐振延时和转换 下管漏 源之间的压降波形应该能够清楚的看出谐振周波 下管打开的时间故意滞后于谐振 过渡的时段 如果没有看到谐振周波 略微增大负载电流 谐振是由

4、于变压器的漏感和漏源 寄生电容导致的 该电容取决于 MOSFET 的电容大小 谐振周波的幅度取决于负载和存贮于漏感能量大小 图 2 给出了不同负载大小对谐振周波幅 度的影响 Lower MOSFET D S voltage 下 MOSFET 的 D S 压降 Increasing Load 负载增大 Time 时间 图 2 增加负载后的谐振周波 图 2 增加负载后的谐振周波 随着负载的增大 会有更多的能量对电容进行充放电 这样就会存在一个点 在该点处下管 的漏 源压降达到 0V 这就是实现 ZVS 临界负载 当负载进一步增大的时候 电流就开始 流经管子的体内二极管 从而钳位在电路的地电平上 图

5、 3 表明了当存在过多的 ZVS 负载电 流的时候 对谐振周波幅度的影响 下管漏 源压降波形 在谐振周波 0V 附近展宽 Lower MOSFET D S voltage 下管 D S 压降 Increasing Load 负载增大 Time 时间 Body Diode Conducting 体二极管导通 图 3 超过临界负载时的谐振周波 图 3 超过临界负载时的谐振周波 在体二极管导通的这个时间段内 多余的能量返回至源极 但是会在体二极管内有耗散 谐 振电流流经内部的体二极管 在电流反向的时候会表现出反向恢复的特性 理想的情况是 谐振能量尽可能的大 这样就使得最小 ZVS 负载电流尽可能的小

6、 但是 一旦超过最小 ZVS 负载电流 多余的谐振能量就会带来不利因素 并不需要多余的能量 谐振电流可以大到能 够影响电流传感信号的程度 表现为上升电流毛刺 但是进一步观测表明 这个毛刺信号是 正弦型的 而不是一个毛刺尖峰 已经开发出了相应的电路来调整存贮的能量大小以避免能 量浪费并且减少循环电流 简称环流 看待这个谐振周波另外一种方式 就是这种行为与传统全桥中管子关断时 泄漏电感与寄生 电容所形成的振荡现象非常相似 不同之处在于 变压器原边被上管钳位 因此振荡出现在 晶体管打开的时刻而不是关断的时刻 谐振延时调节 谐振延时调节 可以通过电位器改变 IC 上的 RESDEL 管脚的电压来调节谐

7、振延时 降低该电压会减小定时波形的谐振延时 理想的情况下 应当将谐振延时设置成 使得在谐 振周波的最低点时 打开下管 从而使其漏 源极电压最小 这个谐振延时称为谐振转换 如图 4 所示 Upper MOSFET 上管 Lower MOSFET 下管 Lower MOSFET D S voltage 下管 D S 压降 Resonant Delay 谐振延时 Resonant Transition 谐振转换 On 开 Off 关 Time 时间 图 4 谐振延时调节 图 4 谐振延时调节 在最小谐振电压时打开晶体管 可以保证 ZVS 变换器所需负载电流最小 但是 如果负载增 大 就会出现显著的谐

8、振能量 体二极管正向压降会导致额外损耗 如图 5 所示 Lower MOSFET 下管 Lower MOSFET D S voltage 下管 D S 压降 Resonant Transition 谐振转换 On 开 Off 关 Time 时间 Body Diode Conducting 体二极管导通 MOSFET Channel Conducting MOSFET 沟道开通 图 5 大于临界电流时的谐振周波 图 5 大于临界电流时的谐振周波 体二极管在谐振周期的前段时间内一直导通 直至下管打开为止 自此谐振电流能够流经 MOSFET 的沟道 只要管子的 DSON RI 压降小于体二极管的正向

9、压降 二极管就不会导通 即使下管打开 电流也不会立即改变极性 电流变化的速率取决于供电电压与漏感的比值 即LVdtdi 如果功耗或者谐振电流成了问题 可以采用两种方法来处理 一个是 尽快打开下管 尽快 赶上谐振的边沿 此法虽然减小了体二极管的导通时间 但会增大变换器实现完全 ZVS 的临 界负载 另一个方法 通过降低漏感或者寄生电容 来降低谐振频率 这种方法可以减小续 流二极管的导通时间 还可以减小最大占空比时谐振周期所占的时间 一般倾向于降容 降 感会减小存贮能量 也提高了完全 ZVS 的临界负载 开关损耗和 EMC 开关损耗和 EMC 在传统的全桥结构中 管子损耗主要是由于开关和导通损耗两

10、方面造成 一般来说 设计人 员会通过尽可能快速地打开或关断管子来减少开关损失 这样做会引起更大的由于漏 源极 之间的快速跳变的电应力引起的开关噪声 导致EMC问题 在ZVS全桥结构中 这不是主要问题 在负载大于临界值的时候 下管的功率损耗主要是导 通损耗 然而 随着负载电流的减小 开关损失会占主要作用 而导通损失会减小 甚至当 ZVS全桥工作于临界电流以下时 开关损失也不会引起太大的问题 如同传统全桥结构那样 设计人员可以灵活选择慢速打开下管 图6给出了负载小于临界值时的下管的打开情况 Lower MOSFET D S voltage 下管 D S 压降 Resonant Transition

11、 谐振转换 Time 时间 Turn on of lower MOSFET 打开下管 图 6 下管的硬开关 图 6 下管的硬开关 如果谐振周期很短或管子打开很慢的话 可能很难看出来谐振周期在什么时候结束和下管在 什么时候打开 缓慢改变负载大小 这两种情况应可以分辨出来 采用ISL6752或ISL6753构成的ZVS全桥结构的独一无二的优点就是 上管始终处于零电压开 关状态 因为内部的体二极管在管子打开之前就开始导通 这是由于惯性电流 续流 在上 管中进行循环的缘故 但是 上管还承担原边开关电流和部分或者全部的原边惯性电流 因 此 高于临界负载时 上管的总功率损耗要比下管大 通常情况下 类似于下

12、管 会在 ONDS R 与MOSFET的电容之间取一个折衷 对于上管来说 可以采用低的 ONDS R 以保持导通损失 尽可能的低 因为没有开关损耗 还有 因为这种结构通常应用于大功率情况下 器件的封 装形式采用TO 220和TO 247封装 器件的金属片 连接至漏极 可以直接安装散热片 而 不引起任何EMC问题 这是因为该漏极接平稳直流电压 而下管就不具有这样的优点 因为 金属片电位在电源两轨之间快速变化 一般很难看见上管比下管大的情况 唯一的缺点是低 ONDS R 的下管具有更大的电容 会使得临界电流和谐振周期都增大 上管的体二极管只在上管状态变换之前保持导通 之后电流流经MOSFET沟道

13、不管是上管还是下管 续流二极管能否反向恢复是一个问题 有几种方案可供考虑 一个方 案是优化体二极管性能 例如 国际整流器公司 International Rectifier 的产品IRF840LC 就比标准的IRF840具有更低的二极管电荷 另一个方案是降低管子的导通电阻 ONDS R 但 是这样会增大谐振的时间和谐振的电容 英飞凌 Infineon 公司的CoolMOS TM 相同的基片 大小 导通电阻 ONDS R 为标准管子的四分之一 同时具有相同的电容 这些器件会显著降 低功率损耗 同时对电路几乎没有影响 一般来说 ZVS全桥结构具有的另外一个优点就是波形比较干净 不需要缓冲电路来阻尼

14、管 子关断时初级变压器上引起的振荡电压 相反 波形具有与谐振转换一样的正弦边沿 漏 源极之间的电压变化速率dV dt小于传统的硬开关的全桥拓扑 由于漏感不是问题 恰好需 要利用 原 副边绕组间距可以增大 来减小原 副边之间的分布电容 这样做也会降低 流经变压器的共模电流 一般来说 ZVS全桥的EMC噪声要远远小于传统全桥结构的噪声 同步整流器 同步整流器 一旦谐振延时调整完毕 就可以考虑同步整流时序了 相对于桥路中的管子的驱动信号 ISL6572可以使得同步整流器的信号超前或者滞后 这样就能够灵活调节时序 但是 为工 作单元设置合适的时序是很困难的 同步整流器打开太早或者关断太迟 管子都会将变

15、压器 的副边短路 短路会在初级线圈中引起很大的电流尖峰 会对电流检测电路造成影响 如果 重叠的时间足够大 变换器会过流烧毁 为了避免这样的问题 按照下面的步骤 设计人员就能够实现在同步整流器工作时 不会引 起逆变器的潜在问题 第一步就是对同步整流器电路进行下面的改动 Current Synchronous Rectifier Circuit 当前的同步整流器电路 MOSFET Driver 开关管驱动器 MOSFET Synchronous Rectifier MOS管同步整流器 Modified Synchronous Rectifier Circuit 改动后的同步整流器电路 图 7 改动

16、后的同步整流器电路 图 7 改动后的同步整流器电路 将管子的驱动信号断开 这样一来 管子工作于标准的整流器状态 只使用内部的续流二极 管 在驱动器的输出端增加一个电容 来模拟同步整流器的栅极负载 电容的大小应该等于 总栅极电荷除以最大的栅极驱动电压 可以在MOSFET的厂家提供的数据手册中查到其总栅极 电荷的大小 将管子的栅极短接至地 这样该管子保持关断状态 电流只流经内部的续流二 极管 快速升高漏 源的电压 由于米勒电容 会使得管子打开 将栅 源短接 能够防止 这样的事情发生 对于全部同步整流管做上述处理 输出就会像标准整流器的输出一样 二 极管具有大量反向恢复电荷 可能需要跨接二极管两端的R C缓冲器 阻尼电压振荡 一旦上述步骤完成 将变换器上电 使之具有较小的负载 观察管子的输出驱动信号波形和 管子的D S之间的压降 驱动同步整流器中的管子的一个基本概念 就是在续流二极管导通 之后打开管子 而在管子中的电流开始反向之前关闭管子 通过这个过程 可以很容易发现 驱动信号的问题 并在重新连接同步整流器之前改正存在的问题 要求的波形如图8所示 MOSFET Driver Ouput 管子